

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed vith this Office.

出願年月日 Date of Application:

2003年 9月10日

出 願 番 号 Application Number:

特願2003-318834

[ST. 10/C]:


[JP200**3**-318834] ,

出 願 人 Applicant(s):


三洋電機株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

特許庁長官 Commissioner, Japan Patent Office 2004年 8月23日







06-6330-5625

特許請求の範囲 1

032920

21,000円

明細書 1

要約書 1

0006012

図面 1



【電話番号】

【納付金額】

【提出物件の目録】 【物件名】

【物件名】

【物件名】

【物件名】

【予納台帳番号】

【包括委任状番号】

【手数料の表示】

【書類名】特許請求の範囲

【請求項1】

複数段の回路からなる多段パイプライン構成を有し、アナログ信号をデジタル出力値に変換するアナログーデジタル変換回路であって、

前記複数段の回路のうち少なくとも一段の回路は、

入力されるアナログ信号を基準電圧と比較する比較器と、

前記比較器の出力信号に応答して動作する演算増幅器と、

前記基準電圧と等価な基準電圧および前記アナログ信号を選択的に前記比較器に入力する第1のスイッチとを備え、

前記等価な基準電圧を入力したときのデジタル出力値を用いて段差エラーを補正することを特徴とするアナログーデジタル変換回路。

【請求項2】

複数段の回路からなる多段パイプライン構成を有し、アナログ信号をデジタル出力値に変換するアナログーデジタル変換回路であって、

前記複数段の回路のうち少なくとも一段の回路は、

入力されるアナログ信号を基準電圧と比較する比較器と、

前記比較器の出力信号に応答して動作する演算増幅器と、

前記基準電圧と等価な基準電圧および前記アナログ信号を選択的に前記比較器に入力する第1のスイッチと、

第1の論理値を有する第1の信号および第2の論理値を有する第2の信号を生成する信号生成回路とを備え、

前記演算増幅器は、前記第1のスイッチにより前記比較器に前記等価な基準電圧が入力される場合に前記信号生成回路により生成される第1の信号および第2の信号に応答して動作することを特徴とするアナログーデジタル変換回路。

【請求項3】

複数段の回路からなる多段パイプライン構成を有し、アナログ信号をデジタル出力値に変換するアナログーデジタル変換回路であって、

最終段を除く各段の回路が、

入力されたアナログ信号をデジタル信号に変換するアナログーデジタル変換器と、

前記アナログーデジタル変換器から出力されるデジタル信号をアナログ信号に変換する デジタルーアナログ変換器と、

入力されたアナログ信号と前記デジタルーアナログ変換器から出力されるアナログ信号 との差分を増幅する差分増幅器とを備え、

前記アナログーデジタル変換器は、

前記入力されたアナログ信号を複数の基準電圧とそれぞれ比較する複数の比較器と、

前記複数の比較器の出力信号を符号化することによりデジタル信号を生成するエンコーダとを含み、

前記複数段の回路のうち少なくとも一段の回路は、

外部または前段の回路から与えられるアナログ信号と前記複数の比較器のうち少なくとも1つの比較器に与えられる基準電圧に等価な基準電圧とを選択的に入力する第1のスイッチと、

第1の論理値を有する第1の信号および第2の論理値を有する第2の信号を生成する信号生成回路と、

前記第1のスイッチにより前記等価な基準電圧が入力される場合に、前記信号生成回路により生成される第1の信号および第2の信号に対応する前記デジタルーアナログ変換器からの出力信号を前記差分増幅器に与える第2のスイッチとを含むことを特徴とするアナログーデジタル変換回路。

【請求項4】

第1および第2のノードを有する第1の回路と、

入力されたアナログ信号および前記第2のノードのアナログ信号のいずれか一方を選択

的に前記第1のノードに与える切替器と、

・前記第1のスイッチを制御する制御装置とを備え、

前記第1の回路は、

前記第1のノードからのアナログ信号をデジタル信号に変換するアナログーデジタル変 換器と、

前記アナログーデジタル変換器から出力されたデジタル信号をアナログ信号に変換する デジタルーアナログ変換器と、

前記第1のノードからのアナログ信号と前記デジタルーアナログ変換器から出力された アナログ信号との差分を増幅して前記第2のノードに出力する差分増幅器とを含み、

前記制御装置は、入力されたアナログ信号が前記第1のノードに与えられた後、前記アナログーデジタル変換器による変換動作、前記デジタルーアナログ変換器による変換動作および前記差分増幅器による増幅動作が所定サイクル数行われるように前記切替器を制御し、

前記アナログーデジタル変換器は、

前記入力されたアナログ信号を複数の基準電圧とそれぞれ比較する複数の比較器と、 前記複数の比較器の出力信号を符号化することによりデジタル信号を生成するエンコー ダとを含み、

前記第1の回路は、

外部または前段の回路から与えられるアナログ信号と前記複数の比較器のうち少なくとも1つの比較器に与えられる基準電圧に等価な基準電圧とを選択的に入力する第1のスイッチと、

第1の論理値を有する第1の信号および第2の論理値を有する第2の信号を生成する信号生成回路と、

前記第1のスイッチにより前記等価な基準電圧が入力される場合に、前記信号生成回路により生成される第1の信号および第2の信号に対応する前記デジタルーアナログ変換器からの出力信号を前記差分増幅器に与える第2のスイッチとを含むことを特徴とするアナログーデジタル変換回路。

【請求項5】

複数段の回路からなる多段パイプライン構成を有し、アナログ信号をデジタル出力値に変換するアナログーデジタル変換回路であって、

前記複数段の回路のうち少なくとも一段の回路が、

入力されたアナログ信号をデジタル信号に変換するアナログーデジタル変換器と、

前記アナログーデジタル変換器から出力されるデジタル信号をアナログ信号に変換する デジタルーアナログ変換器と、

入力されたアナログ信号を増幅する演算増幅器と、

前記演算増幅器から出力されるアナログ信号と前記デジタルーアナログ変換器から出力されるアナログ信号との差分を増幅する差分増幅器と、

前記入力されたアナログ信号を基準電圧と比較する比較器と、

前記比較器の出力信号に基づいて前記演算増幅器に入力されるアナログ信号の電圧レンジおよび前記デジタルーアナログ変換器の電圧レンジを調整する調整回路と、

入力されるアナログ信号と前記比較器に与えられる基準電圧に等価な基準電圧とを選択 的に入力する第1のスイッチと、

第1の論理値を有する第1の信号および第2の論理値を有する第2の信号を生成する信号生成回路と、

前記第1のスイッチにより前記等価な基準電圧が入力される場合に、前記比較器の出力信号に代えて前記信号生成回路により生成される第1の信号および第2の信号を順に前記調整回路に与える第2のスイッチとを含むことを特徴とするアナログーデジタル変換回路

【請求項6】

前記第1の信号が前記エンコーダに与えられたときのデジタル出力値と前記第2の信号が

前記エンコーダに与えられたときのデジタル出力値との差分を算出する減算器をさらに備 えたことを特徴とする請求項2~4のいずれかに記載のアナログーデジタル変換回路。

【請求項7】

前記減算器の出力信号に基づいてデジタル出力値を補正する補正回路をさらに備えたことを特徴とする請求項6記載のアナログーデジタル変換回路。

【書類名】明細書

.【発明の名称】アナログーデジタル変換回路

【技術分野】

[0001]

本発明は、アナログ信号をデジタル信号に変換するアナログーデジタル変換回路に関する。

【背景技術】

[0002]

近年、ビデオ信号のデジタル処理技術の進歩に伴い、ビデオ信号処理用のアナログーデジタル変換回路(A/Dコンバータ)の需要が大きくなっている。ビデオ信号処理用のアナログーデジタル変換回路には高速変換動作が要求されるため、従来、2ステップフラッシュ(2ステップパラレル)方式が広く用いられていた。

[0003]

しかし、変換ビット数の増大に伴い、2ステップフラッシュ方式では十分な変換精度が 得られなくなってきたため、多段パイプライン(ステップフラッシュ)構成を有するアナ ログーデジタル変換回路が開発された。・

[0004]

図24は従来の多段パイプライン構成を有するアナログーデジタル変換回路の構成を示すブロック図である。図24のアナログーデジタル変換回路は、10ビット4段パイプライン構成を有する。

[0005]

図24において、アナログーデジタル変換回路101は、1段目の回路103、2段目の回路104、3段目の回路105、4段目の回路106、複数のラッチ回路107および出力回路108から構成されている。

[0006]

1段目(初段) \sim 3段目の回路 1 0 3 \sim 1 0 5 は、サブA/Dコンバータ 1 0 9、サブ D/A(デジタルーアナログ) コンバータ 1 1 0、演算増幅器 1 1 1 1 および減算回路 1 1 2 を含む。 4 段目(最終段)の回路 1 0 6 は、サブA/Dコンバータ 1 0 9 のみを含む。以下、演算増幅器 1 1 1 および減算回路 1 1 2 が差分増幅回路 1 1 4 を構成する。

[0007]

1段目の回路103は4ビット構成、2~4段目の回路104~106はそれぞれ2ビット構成である。1段目~3段目の回路103~105において、サブA/Dコンバータ109のビット数(ビット構成)およびサブD/Aコンバータ110のビット数(ビット構成)は同じに設定されている。

[0008]

次に、アナログーデジタル変換回路101の動作を説明する。以下、アナログーデジタル変換をA/D変換と略記する。

[0009]

まず、アナログ入力信号Vinが1段目の回路103へ転送される。1段目の回路103において、サブA/Dコンバータ109はアナログ入力信号Vinに対してA/D変換を行う。サブA/Dコンバータ109のA/D変換結果である上位4ビットのデジタル信号D9, D8, D7, D6は、サブD/Aコンバータ110へ転送されるとともに、4つのラッチ回路107を介して出力回路108へ転送される。

[0010]

減算回路112は、アナログ入力信号VinからサブD/Aコンバータ110のD/A変換結果を減算する。演算増幅器111は、減算回路112の出力を増幅する。演算増幅器111の出力は2段目の回路104へ転送される。

[0011]

2段目の回路104においては、1段目の回路103の演算増幅器111の出力に対して、1段目の回路103と同様の動作が行われる。また、3段目の回路105においては

2/

、2段目の回路104の演算増幅器111の出力に対して、1段目の回路103と同様の動作が行われる。そして、2段目の回路104から中上位2ビットのデジタル信号D5, D4が得られ、3段目の回路105から中下位2ビットのデジタル信号D3, D2が得られる。

[0012]

4段目の回路106においては、3段目の回路105の演算増幅器111の出力に対して、サブA/Dコンバータ109がA/D変換を行い、下位2ビットのデジタル信号D1, D0が得られる。

[0013]

1段目~4段目の回路103~106のデジタル信号D9~D0は、各ラッチ回路107を経て同時に出力回路108に到達する。すなわち、各ラッチ回路107は、各回路103~106のデジタル信号D9~D0の出力の同期をとるために設けられている。出力回路108はアナログ入力信号Vinの10ビットのデジタル出力値Doutを出力する

[0014]

このように、アナログーデジタル変換回路 101 においては、各段の回路 $103\sim10$ 5 において、アナログ入力信号 V in または前段の回路 103, 104 の演算増幅器 11 1の出力と、その段の回路 $103\sim105$ のデジタル出力の D/A 変換結果との差分が演算増幅器 111 によって増幅される。そのため、変換ビット数が増大して LSB (Least Significant Bit) が小さくなっても、サブ A/D コンバータ 109 を構成する各コンパレータの分解能を実質的に向上させることが可能になり、十分な変換精度を得ることができる。

[0015]

次に、図25は図24の差分増幅回路114の一例を示す回路図である。図26は図25の差分増幅回路114の動作を説明するための図である。

[0016]

図25において、演算増幅器111の反転入力端子はノードnbに接続され、非反転入力端子は接地されている。また、演算増幅器111の出力端子はノードnoに接続されるとともにコンデンサ102を介して反転入力端子に接続されている。演算増幅器111の反転入力端子と非反転入力端子との間にはスイッチSW1が接続され、ノードnbとノードnaとの間にコンデンサ103が接続されている。ノードnaは、スイッチSW2を介してノードn1に接続され、かつスイッチSW3を介してノードn2に接続されている。ノードn1に電圧V1が入力され、ノードn2に電圧V2が入力され、ノードnoから電圧Voが出力される。

[0017]

ここで、図26を参照しながら図25の差分増幅回路114の動作を説明する。なお、コンデンサ102の容量値をCとし、コンデンサ103の容量値をKCとし、接地電位をVGとする。Kは定数である。

[0018]

まず、図26に示すように、スイッチSW1およびスイッチSW2をオンにし、スイッチSW3をオフにする。それにより、ノードnaの電圧はV1となる。また、ノードnoの電圧は0となる。このとき、ノードnbの電荷Qaは次式のようになる。

[0019]

 $Q a = (VG - V1) KC \cdots (1)$

次に、図24に示すように、スイッチSW1をオフにした後、スイッチSW2をオフにし、かつスイッチSW3をオンにする。それにより、ノードnaの電圧はV2となる。また、ノードnoの電圧はV0となる。このとき、ノードnbは仮想接地するため、ノードnbの電荷Qbは次式のようになる。

[0020]

 $Qb = (VG - V2) KC + (VG - Vo) C \cdots (2)$

ノードnbには電荷が抜け出る経路がないので、電荷保存則によりQa=Qbとなる。 したがって、次式が成立する。

[0021]

 $(VG - V1) KC = (VG - V2) KC + (VG - Vo) C \cdots (3)$

上式から、ノードnoの電圧Voは次式のようになる。

[0022]

 $V_0 = VG + (V_1 - V_2) K \cdots (4)$

このようにして、電圧V1から電圧V2が減算され、その減算値がK倍に増幅される。

[0023]

[0024]

 $V_0 = VG + (V_1 - V_2) \cdot (K - e_{r_1})$

 $= VG + (V1 - V2) K - (V1 - V2) err \cdot \cdot \cdot (5)$

式(5)の右辺の第3項が容量の比精度誤差により発生する差分増幅回路114のゲインエラーを表している。errはゲインエラーの傾きである。

[0025]

次に、図27は図24のアナログーデジタル変換回路101の入出力特性を示す図である。図28は図27の入出力特性の α 部の拡大図である。図27および図28の横軸はアナログ入力信号Vinを示し、縦軸はデジタル出力値Doutを示す。

[0026]

図27の破線Trはアナログーデジタル変換回路101の理想的な入出力特性を示し、 実線Erはアナログーデジタル変換回路101の差分増幅回路114がゲインエラーを有 する場合の入出力特性を示す。

[0027]

理想的には、破線Trで示されるようにデジタル出力値Doutがアナログ入力信号Vinに対して一定の比例関係を有することが望ましい。しかし、差分増幅回路114がゲインエラーを有する場合、アナログーデジタル変換回路101の入出力特性には、実線Erで示されるように非直線性誤差(以下、段差エラーと呼ぶ。)が現れる。

[0028]

図24に示すアナログーデジタル変換回路101では、1段目の回路103の差分増幅回路114のゲインエラー、2段目の回路104の差分増幅回路114のゲインエラーおよび3段目の回路105の差分増幅回路114のゲインエラーが入出力特性に影響を与えるが、1段目の回路103が上位4ビットのデジタル信号D9~D6を出力するため、1段目の回路103の差分増幅回路114のゲインエラーが入出力特性に最も大きく影響を与える。

[0029]

したがって、1段目の差分増幅回路114のゲインエラーによる段差エラーを補正することによりアナログーデジタル変換回路101の入出力特性における段差エラーを改善することができる。

【特許文献1】特開平11-088172号公報

【発明の開示】

【発明が解決しようとする課題】

[0030]

以上のような多段パイプライン構成を有するアナログーデジタル変換回路におけるゲインエラーによる段差エラーの問題は、予め設計した通りにアナログーデジタル変換回路を作製した後、段差エラーにより生じるデジタル値の計測を行って再度アナログーデジタル変換回路の各部パラメータの調整を行うチューニング設計により解決されている。しかし

、このような能動的な手法では、アナログーデジタル変換回路の開発コストが高くなる。 ↓【0031】

また、チューニング設計後に差分増幅回路に供給される電源電圧が変動した場合には、 電源電圧の変動による段差エラーを防止することができず、特性の劣化につながる。

[0032]

本発明の目的は、入出力特性の段差エラーを検出することが可能なアナログーデジタル変換回路を提供することである。

【課題を解決するための手段】

[0033]

第1の発明に係るアナログーデジタル変換回路は、複数段の回路からなる多段パイプライン構成を有し、アナログ信号をデジタル出力値に変換するアナログーデジタル変換回路であって、複数段の回路のうち少なくとも一段の回路は、入力されるアナログ信号を基準電圧と比較する比較器と、比較器の出力信号に応答して動作する演算増幅器と、基準電圧と等価な基準電圧およびアナログ信号を選択的に比較器に入力する第1のスイッチとを備え、等価な基準電圧を入力したときのデジタル出力値を用いて段差エラーを補正するものである。

[0034]

第1の発明に係るアナログーデジタル変換回路においては、複数段の回路のうち少なくとも一段の回路で入力されるアナログ信号が基準電圧と比較器により比較され、比較器の出力信号に応答して演算増幅器が動作する。第1のスイッチにより比較器にアナログ信号が入力された場合には、アナログ信号に対応するデジタル出力値が得られる。

[0035]

したがって、第1のスイッチにより比較器に基準電圧と等価な基準電圧が入力された場合に得られるデジタル出力値を用いて演算増幅器のゲインエラーによる入出力特性の段差エラーを容易に検出することが可能となる。

[0036]

第2の発明に係るアナログーデジタル変換回路は、複数段の回路からなる多段パイプライン構成を有し、アナログ信号をデジタル出力値に変換するアナログーデジタル変換回路であって、複数段の回路のうち少なくとも一段の回路は、入力されるアナログ信号を基準電圧と比較する比較器と、比較器の出力信号に応答して動作する演算増幅器と、基準電圧と等価な基準電圧およびアナログ信号を選択的に比較器に入力する第1のスイッチと、第1の論理値を有する第1の信号および第2の論理値を有する第2の信号を生成する信号生成回路とを備え、演算増幅器は、第1のスイッチにより比較器に等価な基準電圧が入力される場合に信号生成回路により生成される第1の信号および第2の信号に応答して動作するものである。

[0037]

第2の発明に係るアナログーデジタル変換回路においては、複数段の回路のうち少なくとも一段の回路で入力されるアナログ信号が基準電圧と比較器により比較され、比較器の出力信号に応答して演算増幅器が動作する。第1のスイッチにより比較器にアナログ信号が入力された場合には、アナログ信号に対応するデジタル出力値が得られる。

[0038]

第1のスイッチにより比較器に基準電圧と等価な基準電圧が入力された場合には、演算 増幅器は信号生成回路により生成される第1の信号および第2の信号に応答して動作する 。この場合、第1の信号への応答時に得られるデジタル出力値と第2の信号への応答時に 得られるデジタル出力値との差が演算増幅器のゲインエラーによる入出力特性の段差エラ ーの大きさに相当する。したがって、入出力特性の段差エラーを容易に検出することが可 能となる。

[0039]

第3の発明に係るアナログーデジタル変換回路は、複数段の回路からなる多段パイプライン構成を有し、アナログ信号をデジタル出力値に変換するアナログーデジタル変換回路

5/

であって、最終段を除く各段の回路が、入力されたアナログ信号をデジタル信号に変換するアナログーデジタル変換器と、アナログーデジタル変換器から出力されるデジタル信号とデジタルーアナログ変換器と、入力されたアナログ信号とデジタルーアナログ変換器から出力されるアナログ信号との差分を増幅する差分増幅器とを備え、アナログーデジタル変換器は、入力されたアナログ信号を複数の基準電圧とそれぞれと、ではでは、大力されたアナログ信号を複数の基準電圧とそれでは、大力されたアナログ信号を複数の比較器と、複数の比較器の出力信号を符号化することによりデジタル信号を生成することによりデジタル信号を生成することによりに与えられるエンコーダとを含み、複数段の回路のうち少なくとも一段の回路は、外部または前段の回路から与えられるアナログ信号と複数の比較器のうち少なくとも1つの比較器に与えられる基準電圧とを選択的に入力する第1のスイッチと、第1の はでする第1の信号および第2の論理値を有する第2の信号を生成回路により生成される第1の信号および第2の信号に対応するデジタルーアナログ変換器からの出力信号を差分増幅器に与える第2のスイッチとを含むものである。

[0040]

第3の発明に係るアナログーデジタル変換回路において、最終段を除く各段の回路で入力されたアナログ信号がデジタル信号にアナログーデジタル変換器により変換され、アナログーデジタル変換器から出力されるデジタル信号がデジタルーアナログ変換器によりアナログ信号に変換され、入力されたアナログ信号と前デジタルーアナログ変換器から出力されるアナログ信号との差分が差分増幅器により増幅される。この場合、各段の回路のアナログーデジタル変換器では、入力されたアナログ信号が複数の比較器により複数の基準電圧とそれぞれ比較され、複数の比較器の出力信号がエンコーダにより符号化される。それにより、デジタル信号が生成される。デジタル出力値は、複数段の回路内のアナログーデジタル変換器から出力されるデジタル信号により構成される。

[0041]

複数段の回路のうち少なくとも一段の回路において、第1のスイッチにより等価な基準 電圧が入力される場合に、信号生成回路により生成される第1の信号および第2の信号に 対応するデジタルーアナログ変換器からの出力信号が第2のスイッチにより差分増幅器に 与えられる。

[0042]

この場合、第1の信号が与えられたときに得られるデジタル出力値と第2の信号が与えられたときに得られるデジタル出力値との差が差分増幅器のゲインエラーによる入出力特性の段差エラーの大きさに相当する。したがって、入出力特性の段差エラーを容易に検出することが可能となる。

[0043]

第1のスイッチは、外部または前段の回路から与えられるアナログ信号と複数の比較器のうち複数の比較器に与えられる複数の基準電圧にそれぞれ等価な複数の基準電位とを選択的に入力し、第2のスイッチは、第1のスイッチにより等価な複数の基準電圧のいずれかが入力される場合に、対応する比較器の出力信号に代えて信号生成回路により生成される第1の信号および第2の信号を順にエンコーダに与えてもよい。

[0044]

この場合、入出力特性における段差エラーが異なる段差を有する場合においても、段差エラーの大きさを容易に検出することが可能となる。

[0045]

少なくとも一段の回路は、複数段の回路を含み、複数段の回路の各々は、外部または前段の回路から与えられるアナログ信号と複数の比較器のうち少なくとも1つの比較器に与えられる基準電圧に等価な基準電圧とを選択的に入力する第1のスイッチと、第1の論理値を有する第1の信号および第2の論理値を有する第2の信号を生成する信号生成回路と、第1のスイッチにより等価な基準電位が入力される場合に、少なくとも1つの比較器の出力信号に代えて信号生成回路により生成される第1の信号および第2の信号を順にエンコーダに与える第2のスイッチとを含むものである。

6/

[0046]

。この場合、複数段の回路の差分増幅器のゲインエラーにより入出力特性に段差エラーが 生じる場合においても、段差エラーの大きさを容易に検出することができる。

[0047]

第4の発明に係るアナログーデジタル変換回路は、第1および第2のノードを有する第 1の回路と、入力されたアナログ信号および第2のノードのアナログ信号のいずれか一方 を選択的に第1のノードに与える切替器と、切替器を制御する制御装置とを備え、第1の 回路は、第1のノードからのアナログ信号をデジタル信号に変換するアナログーデジタル 変換器と、アナログーデジタル変換器から出力されたデジタル信号をアナログ信号に変換 するデジタル-アナログ変換器と、第1のノードからのアナログ信号とデジタル-アナロ グ変換器から出力されたアナログ信号との差分を増幅して第2のノードに出力する差分増 幅器とを含み、制御装置は、入力されたアナログ信号が第1のノードに与えられた後、ア ナログーデジタル変換器による変換動作、デジタルーアナログ変換器による変換動作およ び差分増幅器による増幅動作が所定サイクル数行われるように切替器を制御し、アナログ デジタル変換器は、入力されたアナログ信号を複数の基準電圧とそれぞれ比較する複数 の比較器と、複数の比較器の出力信号を符号化することによりデジタル信号を生成するエ ンコーダとを含み、第1の回路は、外部または前段の回路から与えられるアナログ信号と 複数の比較器のうち少なくとも1つの比較器に与えられる基準電圧に等価な基準電圧とを 選択的に入力する第1のスイッチと、第1の論理値を有する第1の信号および第2の論理 値を有する第2の信号を生成する信号生成回路と、第1のスイッチにより等価な基準電圧 が入力される場合に、信号生成回路により生成される第1の信号および第2の信号に対応 するデジタル-アナログ変換器からの出力信号を差分増幅器に与える第2のスイッチとを 含むものである。

[0048]

第4の発明に係るアナログーデジタル変換回路においては、入力されたアナログ信号が第1のノードに与えられた後、第1の回路において、アナログーデジタル変換器による変換動作、デジタルーアナログ変換器による変換動作および差分増幅器による増幅動作が所定サイクル数行われる。それにより、各サイクルごとに第1の回路内のアナログーデジタル変換器からデジタル信号が順次出力される。

[0049]

このようにして、第1の回路を繰り返し使用することにより多段パイプライン構成と同様の処理が実現される。

[0050]

第1の回路において、第1のスイッチにより等価な基準電圧が入力される場合に、信号 生成回路により生成される第1の信号および第2の信号に対応するデジタルーアナログ変 換器からの出力信号が第2のスイッチにより差分増幅器に与えられる。

[0051]

この場合、第1の信号が与えられたときに得られるデジタルー出力値と第2の信号が与えられたときに得られるデジタル出力値との差が段差エラーの大きさに相当する。したがって、入出力特性の段差エラーを容易に検出することが可能となる。

[0052]

第5の発明に係るアナログーデジタル変換回路は、複数段の回路からなる多段パイプライン構成を有し、アナログ信号をデジタル出力値に変換するアナログーデジタル変換回路であって、複数段の回路のうち少なくとも一段の回路が、入力されたアナログ信号をデジタル信号に変換するアナログーデジタル変換器と、アナログーデジタル変換器から出力されるデジタル信号をアナログ信号に変換するデジタルーアナログ変換器と、入力されたアナログ信号を増幅する演算増幅器と、演算増幅器から出力されるアナログ信号とデジタルーアナログ変換器から出力されるアナログ信号との差分を増幅する差分増幅器と、入力されたアナログ信号を基準電圧と比較する比較器と、比較器の出力信号に基づいて演算増幅器に入力されるアナログ信号の電圧レンジおよびデジタルーアナログ変換器の電圧レンジ

を調整する調整回路と、入力されるアナログ信号と比較器に与えられる基準電圧に等価な基準電圧とを選択的に入力する第1のスイッチと、第1の論理値を有する第1の信号および第2の論理値を有する第2の信号を生成する信号生成回路と、第1のスイッチにより等価な基準電圧が入力される場合に、比較器の出力信号に代えて信号生成回路により生成される第1の信号および第2の信号を順に調整回路に与える第2のスイッチとを含むものである。

[0053]

第5の発明に係るアナログーデジタル変換回路においては、複数段の回路のうち少なくとも一段の回路に入力されたアナログ信号がアナログーデジタル変換器によりデジタル信号に変換され、アナログーデジタル変換器から出力されるデジタル信号がデジタルーアナログ変換器によりアナログ信号に変換される。また、入力されたアナログ信号が演算増幅器により増幅され、演算増幅器から出力されるアナログ信号とデジタルーアナログ変換器から出力されるアナログ信号との差分が差分増幅器により増幅される。デジタル出力値は、複数段の回路内のアナログーデジタル変換器から出力されるデジタル信号により構成される。

[0054]

この場合、入力されたアナログ信号が比較器により基準電圧と比較され、比較器の出力信号に基づいて演算増幅器に入力されるアナログ信号の電圧レンジおよびデジタルーアナログ変換器の電圧レンジが調整回路により調整される。

[0055]

第1のスイッチにより等価な基準電圧が入力される場合に、比較器の出力信号に代えて信号生成回路により生成される第1の信号および第2の信号が順に第2のスイッチにより調整回路に与えられる。

[0056]

この場合、第1の信号が与えられたときに得られるデジタル出力値と第2の信号が与えられたときに得られるデジタル出力値との差が演算増幅器のゲインエラーにより入出力特性の段差エラーの大きさに相当する。したがって、入出力特性の段差エラーを容易に検出することが可能となる。

[0057]

少なくとも一段の回路の後段の回路の電圧レンジは、正規レンジおいび冗長レンジを含み、等価な基準電圧は、少なくとも1つの比較器に与えられる基準電圧を含む正規レンジと冗長レンジとの重複領域の任意の電圧であってもよい。

[0058]

等価な基準電圧として少なくとも1つの比較器に与えられる基準電圧を含む正規レンジと冗長レンジとの重複領域内の任意の電圧を用いることができる。それにより、入出力特性の段差エラーを容易に検出することができる。

[0059]

アナログーデジタル変換回路は、第1の信号がエンコーダに与えられたときのデジタル 出力値と第2の信号がエンコーダに与えられたときのデジタル出力値との差分を算出する 減算器をさらに備えてもよい。

[0060]

この場合、第1の信号がエンコーダに与えられたときのデジタル出力値と第2の信号が エンコーダに与えられたときのデジタル出力値との差分が減算器により算出されることに より、入出力特性の段差エラーが容易に検出される。

[0061]

アナログーデジタル変換回路は、減算器の出力信号に基づいてデジタル出力値を補正する補正回路をさらに備えてもよい。

[0062]

この場合、検出された段差エラーの大きさに基づいて補正回路によりデジタル出力値が 補正される。それにより、段差エラーを有さない入出力特性が得られる。

【発明の効果】

• [0063]

本発明によれば、スイッチにより比較器に基準電圧と等価な基準電圧が入力された場合には、信号生成回路により生成される第1の信号および第2の信号に応答して動作する。この場合、第1の信号への応答時に得られるデジタル出力値と第2の信号への応答時に得られるデジタル出力値との差が演算増幅器のゲインエラーによる入出力特性の段差エラーの大きさに相当する。したがって、入出力特性の段差エラーを容易に検出することが可能となる。

【発明を実施するための最良の形態】

[0064]

以下、本発明の実施の形態を図面を参照しながら説明する。

[0065]

(第1の実施の形態)

図1は、第1の実施の形態に係る多段パイプライン構成を有するアナログーデジタル変換回路の構成を示すブロック図である。図1のアナログーデジタル変換回路1は、10ビット4段パイプライン構成を有する。

[0066]

図1において、アナログーデジタル変換回路1は、主に1段目の回路3、2段目の回路4、3段目の回路5、4段目の回路6、複数のラッチ回路7、出力回路8、段差エラー検出制御回路30、メモリ15、減算器16および補正回路17から構成されている。

[0067]

1段目(初段)の回路3は、サブA/D(アナログーデジタル)コンバータ9a、サブD/A(デジタルーアナログ)コンバータ10、演算増幅器11および減算回路12を含む。また、1段目の回路3には、段差エラー検出制御回路30によりオンおよびオフが制御されるスイッチSW31、SW32が設けられる。スイッチSW31の一端には基準電圧Vrefaが印加される。

[0068]

2段目および3段目の回路4,5は、サブA/Dコンバータ9、サブD/Aコンバータ10、演算増幅器11および減算回路12を含む。以下、減算回路12および演算増幅器11が差分増幅回路14を構成する。

[0069]

1段目の回路3、2段目の回路4および3段目の回路5内の演算増幅器11の利得は4である。4段目(最終段)の回路6は、サブA/Dコンバータ9のみを含む。ここで、サブA/Dコンバータ9aは、サブA/Dコンバータ9の構成にさらに後述するモード切替回路を含む。また、各段のサブA/Dコンバータ9,9aおよびサブD/Aコンバータ10は、それぞれ第1基準電圧VRTおよび第2基準電圧VRBを参照する。

[0070]

1段目の回路3は4ビット構成、2~4段目の回路4~6はそれぞれ2ビット構成である。ただし、1段目以外のサブA/Dコンバータ9には、ほぼ1ビット程度の冗長ビットが用意されている。この冗長ビットの詳細については後述する。

[0071]

次に、図1のアナログーデジタル変換回路1の動作を説明する。

[0072]

通常のA/D変換動作時においては、段差エラー検出制御回路30は、スイッチSW3 1をオフにし、スイッチSW32をオンにする。それにより、アナログ入力信号Vinが 、1段目の回路3の差分増幅回路14およびサブA/Dコンバータ9aへ転送される。

[0073]

次に、1段目の回路3において、サブA/Dコンバータ9aは、アナログ入力信号Vinに対してA/D変換を行う。サブA/Dコンバータ9aのA/D変換結果である上位4ビットのデジタル信号D9, D8, D7, D6は、サブD/Aコンバータ10へ転送され

るとともに、4つのラッチ回路7を介して出力回路8へ転送される。サブD/Aコンバータ10は、サブA/Dコンバータ9aのA/D変換結果である上位4ビットのデジタル信号D9, D8, D7, D6をアナログ信号に変換する。

[0074]

減算回路12は、アナログ入力信号VinからサブD/Aコンバータ10のD/A変換結果を減算する。演算増幅器11は、減算回路12の出力を増幅する。演算増幅器11の出力は、2段目の回路4へ転送される。

[0075]

2段目の回路4においては、サブA/Dコンバータ9が、1段目の回路3の演算増幅器11の出力に対してA/D変換を行う。サブA/Dコンバータ9のA/D変換結果は、サブD/Aコンバータ10へ転送されるとともに、3つのラッチ回路7を介して出力回路8へ転送される。これにより、2段目の回路4から中上位2ビットのデジタル信号D5, D4が得られる。

[0076]

2段目の回路4の減算回路12は、1段目の回路3の演算増幅器11の出力からサブD/Aコンバータ10のD/A変換結果を減算する。2段目の回路4の演算増幅器11は、減算回路12の出力を増幅する。演算増幅器11の出力は、3段目の回路5へ転送される

[0077]

3段目の回路5においては、2段目の回路4と同様の動作が行われる。それにより、3 段目の回路5から中下位2ビットのデジタル信号D3, D2が得られる。

[0078]

4段目の回路6においては、3段目の回路5の演算増幅器11の出力に対してサブA/ Dコンバータ9がA/D変換を行い、下位2ビットのデジタル信号D1, D0が得られる

[0079]

1段目~4段目の回路3~6のデジタル信号D9~D0は、各ラッチ回路7を経て同時に出力回路8に到達する。すなわち、各ラッチ回路7は各回路3~6のデジタル信号D9~D0の出力の同期をとるために設けられている。

[0080]

出力回路8は、後述する補正回路17からの与えられる補正信号に応じてアナログ入力信号Vinに対応する10ビットのデジタル出力値Doutを出力する。

[0081]

次に、図2は、図1のアナログーデジタル変換回路1の入出力特性を示す図である。図2の横軸はアナログ入力信号Vinを示し、縦軸はデジタル出力値Doutを示す。

[0082]

図2の破線Trはアナログーデジタル変換回路1の理想的な入出力特性を示し、実線Erはアナログーデジタル変換回路1の差分増幅回路14の演算増幅器11がゲインエラーを有する場合の入出力特性を示す。

[0083]

理想的には、破線Trで示されるようにデジタル出力値Doutがアナログ入力信号Vinに対して一定の比例関係を有することが望ましい。しかし、演算増幅器11がゲインエラーを有する場合、アナログーデジタル変換回路1の入出力特性には、実線Erで示されるように非直線性誤差の段差エラーが現れる。

[0084]

具体的に、図1のアナログーデジタル変換回路1においては、1段目の回路3において 上位4ビットのA/D変換を行っているため、図2に示す16個の段差を有する段差エラーが発生する。2段目の回路4によりその16個の各段差に細かい段差エラーが発生する。3段目の回路5によりその細かい各段差にさらに細かい段差が発生する。このように、本実施の形態におけるアナログーデジタル変換回路1においては、1段目の回路3が上位 ビットのデジタル信号D9~D6を出力するため、1段目の回路3の演算増幅器11のゲインエラーが入出力特性に最も大きく影響を与える。

[0085]

図3は、図2に示す入出力特性の一部の拡大図である。本実施の形態では、1断目の回路3における演算増幅器11がゲインエラーを有するものとする。

[0086]

図3においては、図2と同様に破線Trがアナログーデジタル変換回路1の理想的な入出力特性を示し、実線Erはアナログーデジタル変換回路1の差分増幅回路14の演算増幅器11がゲインエラーを有する場合の入出力特性を示す。

[0087]

図3に示すように、破線Trで示す理想的な入出力特性では、アナログ入力信号Vinが後述する基準電圧Vrefaよりも低い領域(後述する外部入力信号CDSaが "0"となる領域)とアナログ入力信号Vinが基準電圧Vrefa以上の領域(外部入力信号CDSaが "1"となる領域)とでデジタル出力値Doutが連続的に変化する。一方、実線Erで示すように、1段目の回路3の演算増幅器11がゲインエラーを有する場合には、アナログ入力信号Vinが後述する基準電圧Vrefaよりも低い領域(外部入力信号CDSaが "0"となる領域)とアナログ入力信号Vinが基準電圧Vrefa以上の領域(外部入力信号CDSaが "1"となる領域)とでデジタル出力値Doutが不連続となる。

[0088]

段差エラーにおいてアナログ入力信号Vinが基準電圧Vrefaのときのデジタル出力値Doutの差を段差エラーの大きさESと呼ぶ。

[0089]

段差エラー検出時には、段差エラー検出制御回路30がスイッチSW31をオンし、スイッチSW32をオフする。それにより、基準電圧Vrefaが1段目の回路3の差分増幅回路14およびサブA/Dコンバータ9aに印加される。また、段差エラー検出制御回路30は、後述するサブA/Dコンバータ9aのモード切替回路に外部入力信号(CDSa)およびテストモード信号(MD1)を与える。この外部入力信号(CDSa)およびテストモード信号(MD1)については後述する。

[0090]

次に、サブA/Dコンバータ9aの構成について説明する。図4は、サブA/Dコンバータ9aの内部構成を示す回路図である。

[0091]

図4のサブA/Dコンバータ9aは、全並列比較(フラッシュ)方式サブA/Dコンバータである。サブA/Dコンバータ9aは、複数の基準抵抗R0~R15、複数のコンパレータ900~915、エンコーダ920およびモード切替回路91から構成される。

[0092]

複数の基準抵抗R0~R15は全て同じ抵抗値を有し、第1基準電圧VRTを受けるノードと第2基準電圧VRBを受けるノードとの間に直列に接続されている。

[0093]

複数の基準抵抗R0~R15により第1基準電圧VRTと第2基準電圧VRBとの間の電位差が分割され、複数の基準電圧が生成される。基準抵抗R0と基準抵抗R1との間のノードには基準電圧Vrefaが生成される。

[0094]

コンパレータ900~915は、それぞれ対応する基準電圧をアナログ入力信号Vinと比較する。上記のように、本実施の形態においては、コンパレータ901に与えられる 基準電圧Vrefaが図1のスイッチSW31に与えられる。

[0095]

モード切替回路91は、CMOS(相補型金属酸化物半導体)スイッチSW51、CMOSスイッチSW61およびインバータ71から構成される。

[0096]

。CMOSスイッチSW51は、PチャネルMOS電界効果トランジスタ(以下、PMOSFETと呼ぶ)52およびNチャネルMOS電界効果トランジスタ(以下、NMOSFETと呼ぶ)53から構成され、CMOSスイッチSW61は、PチャネルMOS電界効果トランジスタ(以下、PMOSFETと呼ぶ)62およびNチャネルMOS電界効果トランジスタ(以下、NMOSFETと呼ぶ)63から構成される。

[0097]

段差エラー検出制御回路30は、テストモード信号MD1を出力する端子IT1および外部入力信号CDSaを出力する端子IT2を有する。

[0098]

CMOSスイッチSW51は、段差エラー検出制御回路30の出力端子IT2とノードN1との間に接続されている。CMOSスイッチSW61は、コンパレータ901の出力端子とノードN1との間に接続されている。

[0099]

PMOSFET52のゲートおよびNMOSFET63のゲートには、段差エラー検出制御回路30の端子IT1のテストモード信号MD1が与えられ、PMOSFET62のゲートおよびNMOSFET53のゲートには、インバータ71を介してテストモード信号MD1の反転信号が与えられる。

[0100]

通常のA/D変換動作時には、段差エラー検出制御回路30の端子IT1のテストモード信号MD1が"1"となる。それにより、CMOSスイッチSW51がオフし、CMOSスイッチSW61がオンする。その結果、コンパレータ901の出力信号がノードN1から出力信号CDS1として出力される。

[0101]

段差エラー検出時には、段差エラー検出制御回路30の端子IT1のテストモード信号MD1が"0"となる。それにより、CMOSスイッチSW51がオンし、CMOSスイッチSW61がオフする。その結果、段差エラー検出制御回路30の端子IT2の外部入力信号CDSaがノードN1から出力信号CDS1として出力される。

[0102]

エンコーダ920は、各コンパレータ900,902~915の出力信号CDS0,CDS2~CDS15およびモード切替回路91の出力信号CDS1に基づいて、上位4ビットのデジタル信号D9,D8,D7,D6を生成する。

[0103]

ここで、段差エラー検出時のアナログーデジタル変換回路1の動作について説明する。例えば、アナログーデジタル変換回路1のA/D変換動作前に段差エラー検出を行う。この場合、上記のように、テストモード信号MD1が"0"に設定される。まず、段差エラー検出制御回路30は、外部入力信号CDSaを"0"に設定する。このときのデジタル出力値Doutが図1のメモリ15に記憶される。次に、段差エラー検出制御回路30は、外部入力信号CDSaを"1"に設定する。このときのデジタル出力値Doutが減算器16に与えられる。減算器16は、外部入力信号CDSaが"1"のときのデジタル出力値Doutとメモリ15に記憶されたデジタル出力値Doutとの差分値を算出する。減算器16により算出された差分値が図3の段差エラーの大きさESに相当する。減算器16により算出された差分値は、補正回路17に与えられる。

[0104]

補正回路17は、メモリを内蔵する。この場合、補正回路17は、段差エラーの大きさESをメモリに記憶するとともに、段差エラーの大きさESに基づいて段差エラーの補正のための式または係数を算出し、メモリに記憶する。

[0105]

アナログーデジタル変換回路1のA/D変換動作時に、補正回路17は、メモリに記憶された式または係数に基づいて、出力回路8から出力されるデジタル出力値Doutを補

正し、補正されたデジタル出力値Doutaを出力する。

₉ [0106]

以上のように、本実施の形態に係るアナログーデジタル変換回路1では、段差エラーを 検出することができるとともに、検出された段差エラーが補正回路17により補正される 。その結果、段差エラーを有さないデジタル出力値Doutaを出力することが可能とな る。

[0107]

また、本実施の形態に係るアナログーデジタル変換回路1では、段差エラーを補正する ためにチューニング設計のような調整を行う必要がないため、開発コストを低減すること ができる。

[0108]

さらに、本実施の形態に係るアナログーデジタル変換回路1では、差分増幅回路14に 供給される電源電圧が変動した場合でも、容易に段差エラーを検出および補正することが できるので、入出力特性の劣化を容易に防止することができる。

[0109]

本実施の形態においては、1段目の回路3、2段目の回路4、3段目の回路5および4段目の回路6が複数段の回路に相当し、アナログーデジタル変換回路1がアナログーデジタル変換回路に相当し、サブA/Dコンバータ9a,9がアナログーデジタル変換器に相当し、サブD/Aコンバータ10がデジタルーアナログ変換器に相当し、コンパレータ900~915が比較器に相当し、演算増幅器11が演算増幅器に相当し、基準電圧Vrefaが基準電圧に相当し、アナログ入力信号Vinがアナログ信号に相当し、スイッチSW31,SW32が第1のスイッチに相当し、"0"が第1の論理値に相当し、"1"が第2の論理値に相当し、外部入力信号CDSa"0"が第1の論理値を有する第1の信号に相当し、外部入力信号CDSa"1"が第2の論理値を有する第2の信号に相当し、段差エラー検出制御回路30が信号生成回路に相当し、正規レンジORが正規レンジに相当し、冗長レンジeR1,eR2が冗長レンジに相当し、減算器16が減算器に相当し、補正回路17が補正回路に相当する。

[0110]

(第2の実施の形態)

図5は、本発明の第2の実施の形態に係る多段パイプライン構成を有するアナログーデジタル変換回路の構成を示すブロック図である。図5のアナログーデジタル変換回路1 a の構成が、図1のアナログーデジタル変換回路1の構成と異なるのは、以下の点である。

[0111]

図5において、1段目の回路3には、段差エラー検出制御回路30の代わりに段差エラー検出制御回路30bが設けられ、段差エラー検出制御回路30bによりオンおよびオフが制御されるスイッチSW31, SW32, SW33が設けられる。また、スイッチSW31の一端には、後述する基準電圧Vrefaが印加され、スイッチSW33の一端には、後述する基準電圧Vrefbが印加される。さらに、図1の1段目の回路3のサブA/Dコンバータ9aの代わりにサブA/Dコンバータ9bが設けられる。

[0112]

通常のA/D変換動作時においては、段差エラー検出制御回路30bは、スイッチSW31, SW33をオフにし、スイッチSW32をオンにする。それにより、アナログ入力信号Vinが1段目の回路3の差分増幅回路14およびサブA/Dコンバータ9bへ転送される。

[0 1 1 3]

次に、図6は、図5のアナログーデジタル変換回路1aの入出力特性を示す図である。図6の横軸はアナログ入力信号Vinを示し、縦軸はデジタル出力値Doutを示す。

[0114]

図6の破線Trはアナログーデジタル変換回路1aの理想的な入出力特性を示し、実線Erはアナログーデジタル変換回路1の演算増幅器11がゲインエラーを有する場合の入

出力特性を示す。

. [0115]

理想的には、破線T r で示されるようにデジタル出力値D o u t がアナログ入力信号V i n に対して一定の比例関係を有することが望ましい。しかし、演算増幅器1 1 が入力電圧により異なるゲインエラーを有する場合、アナログーデジタル変換回路1 の入出力特性には、実線E r で示されるようにそれぞれ大きさの異なる段差が現れる。本実施の形態においては、アナログ入力信号V i n が基準電圧V r e f a となる a 部における段差エラーの大きさE S とアナログ入力信号V i n が基準電圧V r e f b となる a 部における段差エラーの大きさE S a とが異なる。

[0116]

段差エラー検出時には、段差エラー検出制御回路 30bがスイッチ SW31e をオンし、スイッチ SW32, SW33e オフする。それにより、基準電圧 Vrefanoremean なの差分増幅回路 14 およびサブ A / D コンバー 29b に印加される。また、段差エラー検出制御回路 30b は、後述するサブ A / D コンバー 29b のモード切替回路に外部入力信号(20b の およびテストモード信号(20b が 20b の 20b 20b の

[0117]

続いて、段差エラー検出制御回路30bはスイッチSW33をオンし、スイッチSW31, SW32をオフする。それにより、基準電圧Vrefbが1段目の回路3の差分増幅回路14およびサブA/Dコンバータ9bに印加される。また、段差エラー検出制御回路30は、後述するサブA/Dコンバータ9bのモード切替回路に外部入力信号(CDSb)およびテストモード信号(MD2)を与える。

[0118]

次に、サブA/Dコンバータ9bの構成について説明する。図7は、サブA/Dコンバータ9bの内部構成を示す回路図である。

[0119]

図 7 のサブ A / D コンバータ 9 b が図 4 のサブ A / D コンバータ 9 a と異なるのは次の点である。図 7 のサブ A / D コンバータ 9 b は、図 4 のサブ A / D コンバータ 9 a に加えてモード切替回路 9 2 をさらに含む。

[0120]

本実施の形態においては、コンパレータ914に与えられる基準電圧Vrefbが図5のスイッチSW33に与えられる。

[0121]

図7のモード切替回路91は、図4のモード切替回路91と同じ構成を有する。一方、図7のモード切替回路92は、CMOSスイッチSW55、CMOSスイッチSW65およびインバータ75から構成される。

[0122]

CMOSスイッチSW55は、PMOSFET56およびNMOSFET57から構成され、CMOSスイッチSW65は、PMOSFET66およびNMOSFET67から構成される。

[0123]

段差エラー検出制御回路30bは、テストモード信号MD1を出力する端子IT1、テストモード信号MD2を出力する端子IT2、外部入力信号CDSaを出力する端子IT2および外部入力信号CDSbを出力する端子IT4を有する。

[0124]

CMOSスイッチSW55は、段差エラー検出制御回路30bの出力端子IT4とノードN2との間に接続されている。CMOSスイッチSW65は、コンパレータ914の出力端子とノードN2との間に接続されている。

[0125]

PMOSFET56のゲートおよびNMOSFET67のゲートには、段差エラー検出 制御回路30bの端子IT3のテストモード信号MD2が与えられ、PMOSFETのゲ ート66およびNMOSFET57のゲートには、インバータ75を介してテストモード信号MD2の反転信号が与えられる。

[0126]

通常のA/D変換動作時には、段差エラー検出制御回路 30bの端子 IT1のテストモード信号MD 1 および端子 IT1のテストモード信号MD 2 が "1" となる。それにより、CMOSスイッチSW 51, SW 55 がオフし、CMOSスイッチSW 61, SW 65 がオンする。その結果、コンパレータ 901の出力信号がノードN 1 から出力信号CDS 1 として出力され、コンパレータ 914 の出力信号がノードN 2 から出力信号CDS 14 として出力される。

[0 1 2 7]

段差エラー検出時には、まず、段差エラー検出制御回路 30bの端子 IT1のテストモード信号MD1が"0"となり、端子 IT3のテストモード信号MD2が"1"となる。それにより、CMOSスイッチSW51,SW65がオンし、CMOSスイッチSW55,SW61がオフする。その結果、段差エラー検出制御回路 30bの端子 IT2の外部入力信号CDSaがノードN1から出力信号CDS1として出力される。

[0128]

エンコーダ920は、各コンパレータ900,902~915の出力信号CDS0,CDS2~CDS15およびモード切替回路91の出力信号CDS1に基づいて、上位4ビットのデジタル信号D9,D8,D7,D6を生成する。

[0129]

続いて、段差エラー検出制御回路30bの端子IT1のテストモード信号MD1が"1"となり、端子IT3のテストモード信号MD2が"0"となる。それにより、CMOSスイッチSW55,SW61がオンし、CMOSスイッチSW51,SW65がオフする。その結果、段差エラー検出制御回路30bの端子IT4の外部入力信号CDSbがノードN2から出力信号CDS14として出力される。

[0130]

エンコーダ920は、各コンパレータ900~913,915の出力信号CDS0~CDS13,CDS15およびモード切替回路92の出力信号CDS14に基づいて、上位4ビットのデジタル信号D9,D8,D7,D6を生成する。

[0131]

ここで、段差エラー検出時のアナログーデジタル変換回路 1 a の動作について説明する。例えば、アナログーデジタル変換回路 1 a の A / D 変換動作前に段差エラー検出を行う

[0132]

この場合、上記のように、最初に、テストモード信号MD1が"0"に設定され、テストモード信号MD2が"1"に設定される。

[0133]

まず、段差エラー検出制御回路30bは、外部入力信号CDSaを"0"に設定する。このときのデジタル出力値Doutが図5のメモリ15に記憶される。次に、段差エラー検出制御回路30bは、外部入力信号CDSaを"1"に設定する。このときのデジタル出力値Doutが減算器16に与えられる。減算器16は、外部入力信号CDSaが"1"のときのデジタル出力値Doutとメモリ15に記憶されたデジタル出力値Doutとの差分値を算出する。減算器16により算出された差分値が図6の段差エラーの大きさESに相当する。減算器16により算出された差分値は、補正回路17に与えられる。

[0134]

続いて、テストモード信号MD1が"1"に設定され、テストモード信号MD2が"0"に設定される。

[0135]

まず、段差エラー検出制御回路30bは、外部入力信号CDSbを"0"に設定する。 このときのデジタル出力値Doutが図5のメモリ15に記憶される。次に、段差エラー 検出制御回路30bは、外部入力信号CDSbを"1"に設定する。このときのデジタル出力値Doutが減算器16に与えられる。減算器16は、外部入力信号CDSbが"1"のときのデジタル出力値Doutとメモリ15に記憶されたデジタル出力値Doutとの差分値を算出する。減算器16により算出された差分値が図6の段差エラーの大きさES1に相当する。減算器16により算出された差分値は、補正回路17に与えられる。

[0136]

補正回路17は、段差エラーの大きさES,ES1をメモリに記憶するとともに、段差エラーの大きさES,ES1に基づいて段差エラーの補正のための式または係数を算出し、メモリに記憶する。

[0137]

[0138]

以上のように、本実施の形態に係るアナログーデジタル変換回路 1 a では、大きさの異なる段差を有する段差エラーを検出することができるとともに、検出された段差エラーが補正回路 1 7 により補正される。その結果、段差エラーを有さないデジタル出力値 D o u t a を出力することが可能となる。

[0139]

また、本実施の形態に係るアナログーデジタル変換回路1aでは、段差エラーを補正するためにチューニング設計のような調整を行う必要がないため、開発コストを低減することができる。

[0140]

さらに、本実施の形態に係るアナログーデジタル変換回路1aでは、差分増幅回路14 に供給される電源電圧が変動した場合でも、容易に段差エラーを検出および補正すること ができるので、入出力特性の劣化を容易に防止することができる。

[0 1 4 1]

第2の実施の形態においては、1段目の回路3、2段目の回路4、3段目の回路5および4段目の回路6が複数段の回路に相当し、アナログーデジタル変換回路1aがアナログーデジタル変換回路に相当し、サブA/Dコンバータ9b,9がアナログーデジタル変換器に相当し、サブD/Aコンバータ10がデジタルーアナログ変換器に相当し、コンパレータ900~915が比較器に相当し、演算増幅器11が演算増幅器に相当し、基準電圧Vrefa,Vrefbが基準電圧に相当し、アナログ入力信号Vinがアナログ信号に相当し、スイッチSW31,SW32,SW33が第1のスイッチに相当し、段差エラー検出制御回路30bが信号生成回路に相当し、正規レンジORが正規レンジに相当し、冗長レンジeR1,eR2が冗長レンジに相当し、減算器16が減算器に相当し、補正回路17が補正回路に相当する。

[0142]

(第3の実施の形態)

図8は、本発明の第3の実施の形態に係る多段パイプライン構成を有するアナログーデジタル変換回路の構成を示すブロック図である。図8のアナログーデジタル変換回路1b の構成が、図1のアナログーデジタル変換回路1の構成と異なるのは、以下の点である。

[0 1 4 3]

図8において、段差エラー検出制御回路30の代わりに段差エラー検出制御回路30 c が設けられる。1段目の回路3には、段差エラー検出制御回路30 c によりオンおよびオフが制御されるスイッチSW31, SW32が設けられる。2段目の回路4には、段差エラー検出制御回路30 c によりオンおよびオフが制御されるスイッチSW41, SW42が設けられ、3段目の回路5には、段差エラー検出制御回路30 c によりオンおよびオフが制御されるスイッチSW51, SW52が設けられる。

[0144]

また、スイッチSW31の一端には、基準電圧Vrefaが印加され、スイッチSW41の一端には、基準電圧Vrefcが印加され、スイッチSW51の一端には、基準電圧Vrefdが印加される。

[0145]

さらに、図1の2段目の回路4および3段目の回路5のサブA/Dコンバータ9の代わりにサブA/Dコンバータ9cが設けられる。

[0146]

通常のA/D変換動作時においては、段差エラー検出制御回路30cは、スイッチSW31, SW41, SW51をオフし、スイッチSW32, SW42, SW52をオンにする。それにより、アナログ入力信号Vinが、1段目の回路3の差分増幅回路14およびサブA/Dコンバータ9aに転送される。1段目の回路3から出力されるアナログ入力信号Vin1が2段目の回路4の差分増幅回路14およびサブA/Dコンバータ9cに転送され、2段目の回路4から出力されるアナログ入力信号Vin2が3段目の回路5の差分増幅回路14およびサブA/Dコンバータ9cに転送される。

[0147]

次に、図9は、図8のアナログーデジタル変換回路1bの入出力特性を示す図である。図9の横軸はアナログ入力信号Vinを示し、縦軸はデジタル出力値Doutを示す。

[0148]

図9の破線Trはアナログーデジタル変換回路1bの理想的な入出力特性の一部を示し、実線Erはアナログーデジタル変換回路1bの1段目の回路3の演算増幅器11がゲインエラーを有する場合の入出力特性を示し、実線Er1はアナログーデジタル変換回路1bの1段目の回路3および2段目の回路4の演算増幅器11がゲインエラーを有する場合の入出力特性を示し、実線Er2はアナログーデジタル変換回路1bの1段目の回路3、2段目の回路4および3段目の回路5の演算増幅器11がゲインエラーを有する場合の入出力特性を示す。

[0149]

本実施の形態においては、1段目の回路3の演算増幅器11による段差エラーの大きさES、1段目の回路3および2段目の回路4の演算増幅器11による段差エラーの大きさES2、1段目の回路3、2段目の回路4および3段目の回路5の演算増幅器11による段差エラーの大きさES3がそれぞれ検出される。

[0150]

段差エラー検出時には、段差エラー検出制御回路30cがスイッチSW31,SW42,SW52をオンし、スイッチSW32,SW41,SW51をオフする。それにより、基準電圧Vrefaが1段目の回路3の差分増幅回路14およびサブA/Dコンバータ9aに印加される。また、段差エラー検出制御回路30cは、図4に示した1段目の回路3のサブA/Dコンバータ9aのモード切替回路91に外部入力信号CDSaおよびテストモード信号MD1を与える。

[0151]

次に、段差エラー検出制御回路 3 0 c はスイッチ S W 4 1 をオンし、スイッチ S W 4 2 をオフする。それにより、基準電圧 V r e f c が 2 段目の回路 4 の差分増幅回路 1 4 およびサブA / Dコンバータ 9 c に印加される。また、段差エラー検出制御回路 3 0 c は、後述する 2 段目の回路 4 のサブA / Dコンバータ 9 c のモード切替回路に外部入力信号 C D S a およびテストモード信号 M D 1 を与える。

[0152]

続いて、段差エラー検出制御回路30cはスイッチSW51をオンし、スイッチSW52をオフする。それにより、基準電圧Vrefdが3段目の回路5の差分増幅回路14およびサブA/Dコンバータ9cに印加される。また、段差エラー検出制御回路30cは、後述する3段目の回路5のサブA/Dコンバータ9cのモード切替回路に外部入力信号CDSaおよびテストモード信号MD1を与える。

[0153]

図8の1段目の回路3のサブA/Dコンバータ9aは、図4のサブA/Dコンバータ9aの構成と同じである。

[0154]

次に、2段目の回路4のサブA/Dコンバータ9cの構成について説明する。図10は、サブA/Dコンバータ9cの内部構成を示す回路図である。図10の2段目の回路4のサブA/Dコンバータ9cが図4のサブA/Dコンバータ9aと異なるのは次の点である

[0155]

図10のサブA/Dコンバータ9cは、図4の基準抵抗R0~R15の代わりに基準抵抗R0~R7を含み、図4のコンパレータ900~915の代わりにコンパレータ900~907を含む。

[0156]

サブA/Dコンバータ9cの複数の基準抵抗R0~R7により基準電圧VRT1と基準電圧VRB1との間の電位差が分割され、複数の基準電圧が生成される。基準抵抗R2と基準抵抗R3との間のノードには基準電圧Vrefcが生成される。

[0157]

また、サブA/Dコンバータ9cにおいては、正規レンジの上下に冗長レンジが設けられており、コンパレータ900,901,906,907の出力信号Res0,Res1,Res6,Res7が冗長エンコーダ921に与えられる。

[0158]

冗長エンコーダ 9 2 1 は、出力信号 R e s 0, R e s 1, R e s 6, R e s 7 に基づいて冗長レンジ判定信号 R E 0, R E 1 を生成する。

[0159]

コンパレータ902~905は、それぞれ対応する基準電圧を1段目の回路3から出力されるアナログ入力信号Vin1と比較する。上記のように、本実施の形態においては、コンパレータ903に与えられる基準電圧Vrefcが図8のスイッチSW41に与えられる。

[0160]

図10のモード切替回路91は、図4のモード切替回路91と同じ構成を有する。

[0161]

段差エラー検出制御回路30cは、テストモード信号MD1を出力する端子IT1および外部入力信号CDSaを出力する端子IT2を有する。

[0 1 6 2]

通常のA/D変換動作時には、段差エラー検出制御回路30cの端子IT1のテストモード信号MD1が"1"となる。それにより、CMOSスイッチSW51がオフし、CMOSスイッチSW61がオンする。その結果、コンパレータ903の出力信号がノードN1から出力信号CDS1として出力される。

[0163]

段差エラー検出時には、段差エラー検出制御回路30cの端子IT1のテストモード信号MD1が"0"となる。それにより、CMOSスイッチSW51がオンし、CMOSスイッチSW61がオフする。その結果、段差エラー検出制御回路30cの端子IT2の外部入力信号CDSaがノードN1から出力信号CDS1として出力される。

[0164]

エンコーダ920は、各コンパレータ902,904,905の出力信号CDS0,CDS2,CDS3およびモード切替回路91の出力信号CDS1に基づいて、中上位2ビットのデジタル信号D5,D4を生成する。

[0165]

まず、段差エラー検出制御回路30cは、外部入力信号CDSaを"0"に設定する。 このときのデジタル出力値Doutが図8のメモリ15に記憶される。

[0166]

次に、段差エラー検出制御回路 30c は、外部入力信号 CDS a を "1"に設定する。 このときのデジタル出力値 Dout が減算器 16 に与えられる。減算器 16 は、外部入力信号 CDS a が "1"のときのデジタル出力値 Dout とメモリ 15 に記憶されたデジタル出力値 Dout との差分値を算出する。減算器 16 により算出された差分値が図 9 の段差エラーの大きさ ES 2 に相当する。減算器 16 により算出された差分値は、補正回路 17 に与えられる。

[0167]

3段目の回路5のサブA/Dコンバータ9cの構成および動作は、図10に示す2段目の回路4のサブA/Dコンバータ9cの構成および動作と同じである。

[0168]

3段目の回路 5 のサブ A / D コンバータ 9 c では基準抵抗 R 2 と基準抵抗 R 3 との間の ノードには基準電圧 V r e f d が生成される。

[0169]

コンパレータ902~905は、それぞれ対応する基準電圧を2段目の回路4から出力されるアナログ入力信号Vin2と比較する。上記のように、本実施の形態においては、コンパレータ903に与えられる基準電圧Vrefdが図8のスイッチSW51に与えられる。

[0170]

3 段目の回路 5 のサブA / Dコンバータ9 c のエンコーダ9 2 0 は、各コンパレータ9 0 2, 9 0 4, 9 0 5 の出力信号 C D S 0, C D S 2, C D S 3 およびモード切替回路 9 1 の出力信号 C D S 1 に基づいて、中下位 2 ビットのデジタル信号 D 3, D 2 を生成する

[0171]

まず、段差エラー検出制御回路 3.0c は、3 段目の回路 5 のサブ A / D コンバータ 9c に与える外部入力信号 CDS a を "0"に設定する。このときのデジタル出力値 Dout が図 8 のメモリ 1.5 に記憶される。

[0172]

次に、段差エラー検出制御回路 30c は、3 段目の回路 5 のサブ A / D コンバータ 9c に与える外部入力信号 C D S a を "1"に設定する。このときのデジタル出力値 D o u t が減算器 16 に与えられる。減算器 16 は、外部入力信号 C D S a が "1"のときのデジタル出力値 D o u t とメモリ 15 に記憶されたデジタル出力値 D o u t との差分値を算出する。減算器 16 により算出された差分値が図 9 の段差エラーの大きさ E S 3 に相当する。減算器 16 により算出された差分値は、補正回路 17 に与えられる。

[0173]

補正回路17は、段差エラーの大きさES, ES2, ES3をメモリに記憶するとともに、段差エラーの大きさES, ES2, ES3に基づいて段差エラーの補正のための式または係数を算出し、メモリに記憶する。

[0174]

アナログーデジタル変換回路 1 b の A / D 変換動作時に、補正回路 1 7 は、メモリに記憶された式または係数に基づいて、出力回路 8 から出力されるデジタル出力値 D o u t を補正し、補正されたデジタル出力値 D o u t a を出力する。

[0175]

以上のように、本実施の形態に係るアナログーデジタル変換回路 1 b では、 2 段目の回路 3 および 3 段目の回路 4 の演算増幅器 1 4 による段差エラーを検出することができるとともに、検出された段差エラーが補正回路 1 7 により補正される。その結果、段差エラーを有さないデジタル出力値 D o u t a を出力することが可能となる。

[0176]

また、本実施の形態に係るアナログーデジタル変換回路1bでは、段差エラーを補正するためにチューニング設計のような調整を行う必要がないため、開発コストを低減することができる。

[0177]

・さらに、本実施の形態に係るアナログーデジタル変換回路 1 b では、差分増幅回路 1 4 に供給される電源電圧が変動した場合でも、容易に段差エラーを検出および補正することができるので、入出力特性の劣化を容易に防止することができる。

[0178]

第3の実施の形態においては、1段目の回路3、2段目の回路4、3段目の回路5および4段目の回路6が複数段の回路に相当し、アナログーデジタル変換回路1がアナログーデジタル変換回路に相当し、サブA/Dコンバータ9a,9cがアナログーデジタル変換器に相当し、サブD/Aコンバータ10がデジタルーアナログ変換器に相当し、コンパレータ900~907が比較器に相当し、演算増幅器11が演算増幅器に相当し、基準電圧Vrefa,Vrefc,Vrefdが基準電圧に相当し、アナログ入力信号Vin,Vin1,Vin2がアナログ信号に相当し、スイッチSW31,SW32,SW41,SW42,SW51,SW52が第1のスイッチに相当し、段差エラー検出制御回路30cが信号生成回路に相当し、正規レンジORが正規レンジに相当し、冗長レンジeR1,eR2が冗長レンジに相当し、減算器16が減算器に相当し、補正回路17が補正回路に相当する。

[0179]

(第4の実施の形態)

図11は、本発明の第4の実施の形態に係る多段パイプライン構成を有するアナログーデジタル変換回路の構成を示すブロック図である。図11のアナログーデジタル変換回路1cは、回路ST0、スイッチSW11、SW12、SW71、段差エラー検出制御回路30dおよび信号発生器40を含む。

[0180]

図11において、回路ST0は、演算増幅器50、サブA/Dコンバータ9a、サブD/Aコンバータ10、減算回路12および演算増幅器11を含む。減算回路12および演算増幅器11が差分増幅器14を構成する。

[0181]

回路ST0内の演算増幅器11の利得は2であり、演算増幅器50の利得は4である。 また、回路ST0のサブA/Dコンバータ9aは4ビット構成である。

[0182]

信号発生器 40 は、クロック信号 CLK1, CLK2 および制御信号 SW を発生する。 クロック信号 CLK1 の周波数は Fs であり、クロック信号 CLK3 の周波数はクロック信号 CLK1 の周波数 Fs の 3 倍すなわち 3Fs である。制御信号 SW の周波数はクロック信号 CLK1 の周波数 Fs と等しい。

[0183]

回路ST0内の演算増幅器50、サブA/Dコンバータ9a、サブD/Aコンバータ10および演算増幅器11は、クロック信号CLK3に応答して動作する。また、スイッチSW11,SW12は、制御信号SWに応答して相補的にオンおよびオフする。スイッチSW71は、段差エラー検出制御回路30dによりオンおよびオフが制御される。スイッチSW71の一端には、後述する基準電圧Vrefeが印加される。

[0184]

次に、図11のアナログーデジタル変換回路1cの動作を説明する。

[0185]

通常のA/D変換動作時においては、段差エラー検出制御回路30dは、スイッチSW71をオフにする。それにより、アナログ入力信号Vinが、スイッチSW11のオン時に回路ST0内の演算増幅器50およびサブA/Dコンバータ9aへ転送される。

[0186]

サブA/Dコンバータ9aは、アナログ入力信号Vinに対してA/D変換を行い、A/D変換結果である上位4ビットのデジタル信号D9~D6を出力するとともにそのデジタル信号をサブD/Aコンバータ10は、サブA/

Dコンバータ9aから与えられる4ビットのデジタル信号に対してD/A変換を行い、ア サログ信号を出力する。

[0187]

一方、演算増幅器 50 は、入力ノードNIのアナログ入力信号 V in をサンプリングおよび増幅して出力する。減算回路 12 は、演算増幅器 50 から出力されたアナログ入力信号 V in とサブD I A コンバータ I のから出力されたアナログ信号とを減算する。演算増幅器 I 1 は、減算回路 I 2 の出力信号を増幅してアナログ信号を出力する。演算増幅器 I 1 から出力されるアナログ信号は、スイッチ I S W I 2 のオン時に入力ノード NI に与えられる。この動作を繰り返すことにより、サブ I A I D コンバータ I a I a I a I b I c

[0188]

次に、図11のアナログーデジタル変換回路1cの通常のA/D変換動作時について説明する。図12は図11のアナログーデジタル変換回路1cの通常のA/D変換動作時を説明するためのタイミングチャートである。

[0189]

図12において、AMPは増幅動作を示し、AZはオートゼロ動作を示し、SMPはサンプリング動作を示す。

[0190]

期間T $1 \sim T$ 2 では、制御信号S Wがハイレベルになる。それにより、スイッチS W 1 1 がオンし、スイッチS W 1 2 がオフする。したがって、入力端子I n に与えられるアナログ入力信号V i n がスイッチS W 1 1 を介して入力ノードN I に転送される。

[0191]

まず、期間T1では、クロック信号CLK3がハイレベルになる。それにより、回路ST0内の演算増幅器50がオートゼロ動作およびサンプリング動作を行い、サブA/Dコンバータ9aがオートゼロ動作およびサンプリング動作を行う。このとき、演算増幅器11は増幅動作を行い、サブD/Aコンバータ10の出力は不定となっている。

[0192]

次に、期間T2では、クロック信号CLK3がローレベルになる。それにより、回路ST0内の演算増幅器50が増幅動作を行い、サブA/Dコンバータ9aがA/D変換動作を行う。この場合、サブA/Dコンバータ9aから上位4ビットのデジタル信号D9~D6が出力される。

[0193]

期間T3~T6では、制御信号SWがローレベルになる。それにより、スイッチSW1 1がオフし、スイッチSW12がオンする。したがって、演算増幅器11から出力ノード ・NOに出力されるアナログ信号がスイッチSW12を介して入力ノードNIに与えられる

[0194]

まず、期間T3では、クロック信号CLK3がハイレベルになる。それにより、回路ST0内の演算増幅器50がオートゼロ動作およびサンプリング動作を行い、サブA/Dコンバータ9aがオートゼロ動作およびサンプリング動作を行う。このとき、演算増幅器11は増幅動作を行い、サブD/Aコンバータ10はD/A変換動作を行う。その結果、演算増幅器11から出力ノードNOに出力されるアナログ信号がスイッチSW12を介して入力ノードNIに与えられる。

[0195]

次に、期間T4では、クロック信号CLK3がローレベルになる。それにより、回路ST0内の演算増幅器50が増幅動作を行い、サブA/Dコンバータ9aがA/D変換動作を行う。この場合、サブA/Dコンバータ9aから中位3ビットのデジタル信号D5~D3および冗長1ビットが出力される。このとき、演算増幅器11はオートゼロ動作および

サンプリング動作を行い、サブD/Aコンバータ10の出力は不定となっている。

• [0196]

さらに、期間T5では、クロック信号CLK3がハイレベルになる。それにより、回路ST0内の演算増幅器50がオートゼロ動作およびサンプリング動作を行い、サブA/Dコンバータ9aがオートゼロ動作およびサンプリング動作を行う。このとき、演算増幅器11は増幅動作を行い、サブD/Aコンバータ10はD/A変換動作を行う。その結果、演算増幅器11から出力ノードNOに出力されるアナログ信号がスイッチSW12を介して入力ノードNIに与えられる。

[0197]

続いて、期間T6では、クロック信号CLK3がローレベルになる。それにより、回路ST0内の演算増幅器50が増幅動作を行い、サブA/Dコンバータ9aがA/D変換動作を行う。この場合、サブA/Dコンバータ9aから下位3ビットのデジタル信号D2~D0および冗長1ビットが出力される。このとき、演算増幅器11はオートゼロ動作およびサンプリング動作を行い、サブD/Aコンバータ10の出力は不定となっている。

[0198]

次に、図13は図11のアナログーデジタル変換回路1cの段差エラー検出時の動作を 説明するためのタイミングチャートである。

[0199]

図13において、AMPは増幅動作を示し、AZはオートゼロ動作を示し、SMPはサンプリング動作を示す。段差エラー検出時には、段差エラー検出制御回路30dがテストモード信号MD1を"0"に設定する。

[0200]

期間 $T1\sim T2$ では、段差エラー検出制御回路30dがスイッチSW71をオンにする。また、スイッチSW11, SW12はオフにされる。それにより、基準電圧Vrefe をがスイッチSW71を介して入力ノードNIに与えられる。

[0201]

この場合、段差エラー検出制御回路30dは外部入力信号CDSaを"0"に設定する。それにより、図4に示したように、外部入力信CDSaがノードN1から出力信号CDS1として出力される。それにより、サブA/Dコンバータ9aから上位4ビットのデジタル信号D9~D6が出力される。

[0202]

期間 $T3 \sim T6$ では、スイッチSW11, SW71がオフにされ、スイッチSW12がオンにされる。したがって、演算増幅器12から出力ノードNOに出力されるアナログ信号がスイッチSW12を介して入力ノードNIに与えられる。

[0203]

それにより、サブA/Dコンバータ9aから中位3ビットのデジタル信号D5~D3および冗長1ビットが出力される。続いて、サブA/Dコンバータ9aから下位3ビットのデジタル信号D2~D0および冗長1ビットが出力される。このときのデジタル出力値Doutが図11のメモリ15に記憶される。

[0204]

期間T7~T8では、段差エラー検出制御回路30 dがスイッチSW71をオンにする。また、スイッチSW11, SW12 ddオフにされる。それにより、基準電圧Vrefe fe がスイッチSW71を介して入力ノードNIに与えられる。

[0205]

この場合、段差エラー検出制御回路30dは外部入力信号CDSaを"1"に設定する。それにより、図4に示したように、外部入力信CDSaがノードN1から出力信号CDS1として出力される。それにより、サブA/Dコンバータ9aから上位4ビットのデジタル信号D9~D6が出力される。

[0206]

期間 $T9 \sim T12$ では、スイッチSW11, SW71がオフにされ、スイッチSW12

がオンにされる。したがって、演算増幅器12から出力ノードNOに出力されるアナログ 信号がスイッチSW12を介して入力ノードNIに与えられる。

[0207]

それにより、サブA/Dコンバータ9aから中位3ビットのデジタル信号D5~D3および冗長1ビットが出力される。続いて、サブA/Dコンバータ9aから下位3ビットのデジタル信号D2~D0および冗長1ビットが出力される。

[0208]

このときのデジタル出力値Doutが減算器16に与えられる。減算器16は、外部入力信号CDSaが"1"のときのデジタル出力値Doutとメモリ15に記憶されたデジタル出力値Doutとの差分値を算出する。減算器16により算出された差分値が段差エラーの大きさESに相当する。減算器16により算出された差分値は、補正回路17に与えられる。

[0209]

補正回路17は、段差エラーの大きさESをメモリに記憶するとともに、段差エラーの大きさESに基づいて段差エラーの補正のための式または係数を算出し、メモリに記憶する。

[0210]

アナログーデジタル変換回路 1 c の A / D 変換動作時に、補正回路 1 7 は、メモリに記憶された式または係数に基づいて、サブ A / D コンバータ 9 a から出力されるデジタル出力値 D o u t を補正し、補正されたデジタル出力値 D o u t a を出力する。

[0211]

以上のように、本実施の形態に係るアナログーデジタル変換回路1cでは、段差エラーを検出することができるとともに、検出された段差エラーが補正回路17により補正される。その結果、段差エラーを有さないデジタル出力値Doutaを出力することが可能となる。

[0212]

また、本実施の形態に係るアナログーデジタル変換回路 1 c では、段差エラーを補正するためにチューニング設計のような調整を行う必要がないため、開発コストを低減することができる。

[0213]

さらに、本実施の形態に係るアナログーデジタル変換回路 1 c では、差分増幅回路 1 4 に供給される電源電圧が変動した場合でも、容易に段差エラーを検出および補正することができるので、入出力特性の劣化を容易に防止することができる。

[0214]

また、本実施の形態に係るアナログーデジタル変換回路 1c においては、1 段の回路 S T 0 から上位 4 ビットのデジタル信号 D 9 \sim D 6 、中位 3 ビットのデジタル信号 D 5 \sim D 3 および下位 3 ビットのデジタル信号 D 2 \sim D 0 が順次出力される。このようにして、1 段の回路 S T 0 により 1 0 ビットの 3 段パイプライン構成が実現される。したがって、省面積化が実現される。

[0215]

さらに、上記実施の形態では、回路STOにおいて、2段の演算増幅器11,50が設けられているが、回路に1段の演算増幅器または3段以上の演算増幅器を設けてもよい。

[0216]

第4の実施の形態においては、入力ノードNIおよび出力ノードNOが第1および第2のノードに相当し、アナログーデジタル変換回路1cが第1の回路に相当し、サブA/Dコンバータ9aがアナログーデジタル変換器に相当し、サブD/Aコンバータ10がデジタルーアナログ変換器に相当し、スイッチSW11,SW12が切替器に相当し、コンパレータ900~915が比較器に相当し、演算増幅器11が演算増幅器に相当し、基準電圧Vrefeが基準電圧に相当し、アナログ入力信号Vinがアナログ信号に相当し、スイッチSW71が第1のスイッチに相当し、段差エラー検出制御回路30dが信号生成回

路に相当し、モード切替回路 9 1 が第 2 のスイッチに相当し、正規レンジ O R が正規レンジに相当し、冗長レンジ e R 1, e R 2 が冗長レンジに相当し、減算器 1 6 が減算器に相当し、補正回路 1 7 が補正回路に相当する。

[0217]

(第5の実施の形態)

図14は、本発明の第5の実施の形態に係る多段パイプライン構成を有するアナログーデジタル変換回路の構成を示すブロック図である。図14のアナログーデジタル変換回路1dの構成が、図1のアナログーデジタル変換回路1の構成と異なるのは、以下の点である。

[0218]

図14において、1段目の回路3には、調整ユニット27がさらに設けられ、サブD/Aコンバータ10の代わりにサブD/Aコンバータ10aが設けられている。調整ユニット27は、コンパレータ25、サンプルホールド回路26およびモード切替回路91を含む。スイッチSW31の一端には、後述する基準電圧Vreffが印加される。なお、モード切替回路91は図4のサブA/Dコンバータ9aのモード切替回路91と同じ構成を有する。

[0219]

調整ユニット27のサンプルホールド回路26は、2倍の増幅率を有する演算増幅器および演算増幅器に与えられる基準電圧を調整する調整回路を含む。また、サブD/Aコンバータ10aは、図1のサブD/Aコンバータ10の構成に加えて、サンプルホールド回路26における基準電圧の調整に基づいて出力電圧を調整する調整回路を含む。

[0220]

図15は調整ユニット27の動作を説明するための模式図である。図15 (a)の左側の軸はアナログ入力信号Vinの電圧Vンジを示し、右側はコンパV-y25による比較結果を示す。また、図15 (b), (c)の左側の軸はアナログーデジタル変換回路1dへ入力可能なアナログ入力信号Vinの電圧Vンジを示し、中央の軸はサンプルホールド回路26の演算増幅器の入力電圧を示し、右側の軸はサンプルホールド回路26の演算増幅器の出力電圧を示す。図15において、VRTは第1基準電圧であり、VRBは第2基準電圧VRBを0VBとして説明する。

[0221]

図15 (a) に示すように、コンパレータ25は、アナログ入力信号Vinを基準電圧Vreffと比較し、比較結果を示す判定信号CPoutを出力する。

[0222]

[0223]

アナログ入力信号 V i n が基準電圧 V r e f f L s f

[0224]

このように、サンプルホールド回路 26の演算増幅器の入力電圧の範囲は VRT/4から 3VRT/4までとなるので、演算増幅器の入力電圧の範囲が 0Vから VRTまでの場合に比べて、演算増幅器の出力電圧の範囲を小さくすることができる。それにより、アナログ入力信号 Vin を従来より大きな範囲にしても、入力電圧と出力電圧との線形性を確保することができる。また、アナログーデジタル変換回路 1d おける電圧を低減することができ、低消費電力化を図ることができる。

[0225]

コンパレータ25による判定信号CPoutが"1(H)"の場合には、サブD/Aコンバータ10a内の調整回路は、基準電圧Vreffに対応するデジタル値からVRTに対応するデジタル値までの範囲が0VからVRTまでのアナログ電圧の範囲に変換されるように、サブD/Aコンバータ10a内の基準電圧を調整する。

[0226]

コンパレータ25による判定信号CPoutが"0(L)"の場合には、サブD/Aコンバータ10a内の調整回路が0Vに対応するデジタル値から基準電圧Vreffに対応するデジタル値までの範囲が0VからVRTまでのアナログ電圧の範囲に変換されるように、サブD/Aコンバータ10a内の基準電圧を調整する。

[0227]

図16は、図14のアナログーデジタル変換回路1dの入出力特性を示す図である。図16の横軸はアナログ入力信号Vinを示し、縦軸はデジタル出力値Doutを示す。

[0228]

図16の破線Trはアナログーデジタル変換回路1dの理想的な入出力特性を示し、実線Er3はアナログーデジタル変換回路1dのサンプルホールド回路26の演算増幅器がゲインエラーを有する場合の入出力特性を示し、実線Er4はアナログーデジタル変換回路1dの1段目の回路3の演算増幅器11がゲインエラーを有する場合の入出力特性を示す。

[0229]

サンプルホールド回路26の演算増幅器がゲインエラーを有する場合には、アナログ入力信号Vinが基準電圧Vreffよりも低い領域とアナログ入力信号Vinが基準電圧Vreff以上の領域とでデジタル出力値Doutが不連続となる。サンプルホールド回路26の演算増幅器のゲインエラーによる段差エラーにおいて、アナログ入力信号Vinが基準電圧Vreffのときのデジタル出力値Doutの差を段差エラーの大きさES4と呼ぶ。

[0230]

次に、調整ユニット27の構成について説明する。図17は、調整ユニット27の構成 を示す回路図である。

[0231]

段差エラー検出制御回路30とモード切替回路91との接続は、図4に示した接続と同様である。コンパレータ25の一方の入力端子にアナログ入力信号Vinが与えられ、他方の入力端子に基準電圧Vreffが与えられる。コンパレータ25の出力端子は、CMOSスイッチSW61を通してノードN1に接続されている。

[0232]

通常のA/D変換動作時には、段差エラー検出制御回路 30 は、スイッチ S W 31 をオフにし、スイッチ S W 32 をオンにする。それにより、アナログ入力信号 V i n が調整ユニット 27 およびサブA/Dコンバータ 9 に入力される。また、段差エラー検出制御回路 30 の端子 I T 1 のテストモード信号MD 1 が "1" となる。それにより、CMOSスイッチ S W 5 1 がオフし、CMOS スイッチ S W 6 1 がオンする。その結果、コンパレータ 2 5 の出力信号がノード N 1 から判定出力 C P o u t としてサンプルホールド回路 2 6 およびサブD/A コンバータ 1 0 a に出力される。

[0233]

段差エラー検出時には、段差エラー検出制御回路30は、スイッチSW31をオンにし

、スイッチSW32をオフにする。それにより、基準電圧Vreffが調整ユニット27 およびサブA/Dコンバータ9に入力される。また、段差エラー検出制御回路30の端子IT1のテストモード信号MD1が"0"となる。それにより、CMOSスイッチSW51がオンし、CMOSスイッチSW61がオフする。その結果、段差エラー検出制御回路30の端子IT2の外部入力信号CDSaがノードN1から判定出力CPoutとして出力される。

[0234]

まず、段差エラー検出制御回路 30 は、外部入力信号 CDSa を "0" に設定する。それにより、基準電圧 Vref f EVRT/4 を加算した電圧がサンプルホールド回路 EE の演算増幅器に入力され、EE 2倍に増幅される。このときのデジタル出力値 EE EE 0 u t が図 E 4 のメモリ E 1 5 に記憶される。

[0235]

次に、段差エラー検出制御回路 30 は、外部入力信号 CDSa を "1" に設定する。それにより、基準電圧 Vreff から VRT/4 を減算した電圧がサンプルホールド回路 26 の演算増幅器に入力され、26 に増幅される。このときのデジタル出力値 Dout が減算器 16 に与えられる。

[0236]

減算器 16 は、外部入力信号 CDS a が "1" のときのデジタル出力値 Dout とメモリ 15 に記憶されたデジタル出力値 Dout との差分値を算出する。減算器 16 により算出された差分値が図 16 の段差エラーの大きさ ES4 に相当する。減算器 16 により算出された差分値は、補正回路 17 に与えられる。

[0237]

補正回路17は、段差エラーの大きさES4をメモリに記憶するとともに、段差エラーの大きさES4に基づいて段差エラーの補正のための式または係数を算出し、メモリに記憶する。

[0238]

[0239]

以上のように、本実施の形態に係るアナログーデジタル変換回路 1 d では、サンプルホールド回路 2 6 の演算増幅器のゲインエラーによる段差エラーを検出することができるとともに、検出された段差エラーが補正回路 1 7 により補正される。その結果、段差エラーを有さないデジタル出力値 D o u t a を出力することが可能となる。

[0240]

また、本実施の形態に係るアナログーデジタル変換回路 1 dでは、段差エラーを補正するためにチューニング設計のような調整を行う必要がないため、開発コストを低減することができる。

[0241]

さらに、本実施の形態に係るアナログーデジタル変換回路 1 d では、サンプルホールド 回路 2 6 の演算増幅器に供給される電源電圧が変動した場合でも、容易に段差エラーを検 出および補正することができるので、入出力特性の劣化を容易に防止することができる。

[0242]

第5の実施の形態においては、1段目の回路3、2段目の回路4、3段目の回路5および4段目の回路6が複数段の回路に相当し、アナログーデジタル変換回路1dがアナログーデジタル変換回路に相当し、サブA/Dコンバータ9がアナログーデジタル変換器に相当し、サプD/Aコンバータ10がデジタルーアナログ変換器に相当し、コンパレータ900~915が比較器に相当し、演算増幅器11が演算増幅器に相当し、基準電圧Vreffが基準電圧に相当し、アナログ入力信号Vinがアナログ信号に相当し、スイッチSW31.SW32が第1のスイッチに相当し、差分増幅回路14が差分増幅器に相当し、

比較器25が比較器に相当し、サンプルホールド回路26が演算増幅器および調整回路に相当し、段差エラー検出制御回路30が信号生成回路に相当し、モード切替回路91が第2のスイッチに相当し、正規レンジORが正規レンジに相当し、冗長レンジeR1, eR2が冗長レンジに相当し、減算器16が減算器に相当し、補正回路17が補正回路に相当する。

[0243]

(第6の実施の形態)

図18は、本発明の第6の実施の形態に係る多段パイプライン構成を有するアナログーデジタル変換回路の構成を示すブロック図である。

[0244]

図18のアナログーデジタル変換回路1eの構成が、図1のアナログーデジタル変換回路1の構成と異なるのは、以下の点である。

[0245]

図18において、補正回路17の代わりに制御回路101が設けられ、第1段目の回路3の演算増幅回路11の代わりに演算増幅回路11aが設けられている。制御回路101は、減算器16から出力された段差エラーの値に応じて演算増幅回路11aの増幅率を変更することにより、段差エラーを補正する。

[0246]

図19は、図18の演算増幅回路11aの構成の一例を示す回路図である。

[0247]

図19に示す演算増幅回路11aは、演算増幅器110、コンデンサ200, 201, 202, 203, 204およびスイッチSW101, SW102, SW103を含む。

[0248]

コンデンサ200は容量400Cを有し、コンデンサ201は容量96Cを有し、コンデンサ202は容量1Cを有し、コンデンサ203は容量2Cを有し、コンデンサ204 は容量4Cを有する。

[0249]

演算増幅器 1 1 0 の反転入力端子と出力端子の間にコンデンサ 2 0 1、コンデンサ 2 0 2 とスイッチ S W 1 0 1 との直列回路、コンデンサ 2 0 3 とスイッチ S W 1 0 2 との直列回路およびコンデンサ 2 0 4 とスイッチ S W 1 0 3 との直列回路が接続されている。演算増幅器 1 1 0 の反転入力端子には、コンデンサ 2 0 0 が接続されている。演算増幅器 1 1 0 の非反転入力端子は、接地されている。

[0250]

制御回路 101 が減算器 16 から出力される段差エラーの値に応じてスイッチ SW101 $1 \sim SW103$ を選択的にオンまたはオフすることにより演算増幅回路 111 11

[0251]

例えば、制御回路 101がスイッチ SW101~SW103の全てをオフにした場合、演算増幅回路 11aの利得は、400 C / 96 C = 約4.16(約4%)となる。また、制御回路 101がスイッチ SW101をオンし、スイッチ SW102, SW103をオフした場合、演算増幅回路 11aの利得は、400 C / 97 C = 約4.12(約3%)となる。制御回路 101がスイッチ SW101~SW1030全でをオンにした場合、演算増幅回路 11a0利得は、4000 C / 104 C = 約3.84(約-4%)となる。その結果、段差エラーを補正することができる。

[0252]

また、制御回路 1 0 1 による段差エラーの補正動作を繰り返し行うことにより段差エラーを最小にしてもよい。

[0253]

また、本実施の形態においては、制御回路101を用いて差分増幅回路14の演算増幅器11の増幅率を調整することにより段差エラーを補正することとしたが、これに限定さ

れず、例えば、制御回路101が段差エラーに応じて2段目の回路4のサブA/Dコンバータ9の基準電圧を調整することにより段差エラーを補正してもよい。

[0254]

(冗長補正)

上記第1の実施の形態のアナログーデジタル変換回路1において、1段目、2段目および3段目の回路3、4、5の出力電圧が2段目、3段目および4段目の回路4、5、6のサブA/Dコンバータ9の正規レンジから外れる場合を想定し、2段目、3段目および4段目の回路4、5、6のサブA/Dコンバータ9の電圧レンジは正規レンジの上下に冗長レンジを有する。

[0255]

この場合、2段目、3段目および4段目の回路4,5,6のサブA/Dコンバータ9は、2ビットのデジタル信号D5,D4に加えて冗長レンジに対応する1つの冗長ビットを有する。すなわち、2段目、3段目および4段目の回路4,5,6のサブA/Dコンバータ9は、冗長ビットを含めて3ビット構成を有する。

[0256]

図20は、アナログーデジタル変換回路1の1段目の回路3および2段目の回路4におけるサブA/Dコンバータ9a,9の電圧レンジを示す説明図である。図20(a)~(d)の左側に1段目の回路3のサブA/Dコンバータ9aの電圧レンジとデジタル信号の値との関係を示し、図20(a)~(d)の右側に2段目の回路4のサブA/Dコンバータ9の電圧レンジの一部とデジタル信号の値との関係を示す。

[0257]

2段目の回路4のサブA/Dコンバータ9は、正規レンジ(理想レンジ)ORの上下に 冗長ビットで表される冗長レンジeR1,eR2を有する。デジタル信号D5,D4(正 規ビット)および冗長ビットの合計3ビットにより8個のデジタル値が表される。正規レ ンジ(理想レンジ)ORに8個のデジタル値のうち中間の4個のデジタル値が割り当てられ、上下の冗長レンジeR1,eR2の各々に2個のデジタル値が割り当てられる。

[0258]

1段目の回路3が正常に動作する場合には、図20(a)に示すように、1段目の演算 増幅器11の出力電圧は2段目の回路4のサブA/Dコンバータ9の正規レンジOR内に ある。

[0259]

図20 (b)の例では、1段目の演算増幅器11が入力オフセットを有することにより、演算増幅器11の出力電圧の一部が2段目の回路4のサブA/Dコンバータ9の正規レンジORから外れ、冗長レンジeR1内にある。

[0260]

図20(c)の例では、1段目の演算増幅器11がゲインエラーを有することにより、演算増幅器11の出力電圧の一部が2段目の回路4のサブA/Dコンバータ9の正規レンジORから外れ、冗長レンジeR1, eR2内にある。

[0261]

図20 (d) の例では、1段目の回路3のサブA/Dコンバータ9aが誤動作することにより、1段目の演算増幅器11の出力電圧の一部が2段目の回路4のサブA/Dコンバータ9の正規レンジORから外れ、冗長レンジeR2内にある。

[0262]

このように、1段目の演算増幅器11の出力電圧が2段目の回路4のサブA/Dコンバータ9の冗長レンジeR1,eR2内にある場合には、1段目の回路3のサブA/Dコンバータ9aから出力されるデジタル信号D9~D6の値および2段目のサブA/Dコンバータ9から出力されるデジタル信号D5~D4の値を補正する。

[0263]

例えば、1段目の回路3のサブA/Dコンバータ9aから出力されるデジタル信号D9~D6の値が"0111"であり、演算増幅器11の出力電圧が2段目の回路4のサブA

[0264]

このようにして、1段目の回路3における演算増幅器11の出力電圧が2段目の回路4のサブA/Dコンバータ9の正規レンジORから外れる場合でも、冗長レンジeR1, eR2の存在により誤ったデジタル信号D9~D4が出力されることを防止することができる。

[0265]

図21(a)は1段目の回路3の演算増幅器11が入力オフセットを有する場合の演算増幅器11の出力電圧を示す図であり、図21(b)は1段目の回路3の演算増幅器11が入力オフセットを有する場合のアナログーデジタル変換回路1の入出力特性を示す図である。

[0266]

図21(a)において、1段目の回路3の演算増幅器11が入力オフセットを有さない場合の演算増幅器11の出力電圧を実線で示し、1段目の回路3の演算増幅器11が入力オフセットを有する場合の演算増幅器11の出力電圧を破線で示す。図21(b)において、1段目の回路3の演算増幅器11が入力オフセットを有さない場合のアナログーデジタル変換回路1の入出力特性を実線で示し、1段目の回路3の演算増幅器11が入力オフセットを有する場合のアナログーデジタル変換回路1の入出力特性を破線で示す。

[0267]

図21 (a) に示すように、1段目の回路3の演算増幅器11が入力オフセットを有する場合、その演算増幅器11の出力電圧は2段目の回路4のサブA/Dコンバータ9の正規レンジORから外れる。この場合、冗長レンジeR1, eR2を設けることにより、ミスコード(誤ったデジタル値)が発生することが防止される。図21(b)に示すように、アナログーデジタル変換回路1の入出力特性は、全体的にオフセットを有するが、直線性は保たれる。

[0268]

図22(a)は1段目の回路3の演算増幅器11がゲインエラーを有する場合の演算増幅器11の出力電圧を示す図であり、図22(b)は1段目の回路3の演算増幅器11がゲインエラーを有する場合のアナログーデジタル変換回路1の入出力特性を示す図である

[0269]

図22(a)において、1段目の回路3の演算増幅器11がゲインエラーを有さない場合の演算増幅器11の出力電圧を実線で示し、1段目の回路3の演算増幅器11がゲインエラーを有する場合の演算増幅器11の出力電圧を破線で示す。

[0270]

図22(b)において、1段目の回路3の演算増幅器11がゲインエラーを有さない場合のアナログーデジタル変換回路1の入出力特性を実線で示し、1段目の回路3の演算増幅器11がゲインエラーを有する場合のアナログーデジタル変換回路1の入出力特性を破線で示す。

[0271]

図22(a)に示すように、1段目の回路3の演算増幅器11がゲインエラーを有する場合、その演算増幅器11の出力電圧は2段目の回路4のサブA/Dコンバータ9の正規レンジORから外れる。この場合、冗長レンジeR1,eR2を設けることにより、ミスコードが発生することが防止される。図22(b)に示すように、アナログーデジタル変換回路1の入出力特性には段差エラーが生じるが、各段の入出力特性の境界はつながる。

[0272]

図23は2段目の回路4のサプA/Dコンバータ9が冗長レンジを有する場合のアナログーデジタル変換回路1の入出力特性を示す図である。

[0273]

・図23においては、基準電圧Vrefは、図4の基準抵抗R1~R15により生成される基準電圧のいずれかである。上記のように、2段目の回路4のサブA/Dコンバータ9が冗長レンジeR1,eR2を有する場合、入出力特性において正規レンジORと冗長レンジeR1,eR2とが重なる領域(以下、オーバーラップ領域と呼ぶ)が存在する。図23の例では、冗長レンジeR2の下限の電圧Vref1から冗長レンジeR1の上限の電圧Vref2までの範囲がオーバーラップ領域である。

[0274]

[0275]

この場合にも、まず、外部入力信号 CDSaが"0"のときのデジタル出力値 Dout と外部入力信号 CDSaが"1"のときのデジタル出力値 Dout との差分値が段差エラーの大きさに相当する。

[0276]

第2の実施の形態に係るアナログーデジタル変換回路1aにおいても、同様に、段差エラー検出時に基準電圧Vrefa, Vrefbの代わりにオーバーラップ領域の任意の電圧を図5のスイッチSW31, SW33を介して差分増幅回路14およびサブA/Dコンバータ9bに印加することにより、段差エラーの大きさを検出することができる。

[0277]

[0278]

第4の実施の形態に係るアナログーデジタル変換回路1cにおいても、同様に、段差エラー検出時に基準電圧Vrefeの代わりにオーバーラップ領域の任意の電圧をスイッチSW71を介して入力ノードNIに印加することにより、段差エラーの大きさを検出することができる。

[0279]

第5の実施の形態に係るアナログーデジタル変換回路1dにおいても、同様に、段差エラー検出時に基準電圧Vreffの代わりにオーバーラップ領域の任意の電圧をスイッチSW31を介して比較器25およびサンプルホールド回路26に印加することにより、段差エラーの大きさを検出することができる。

[0280]

第6の実施の形態に係るアナログーデジタル変換回路1eにおいても、同様に、段差エラー検出時に基準電圧Vrefaの代わりにオーバーラップ領域の任意の電圧を図18のスイッチSW31,SW33を介して差分増幅回路14およびサブA/Dコンバータ9bに印加することにより、段差エラーの大きさを検出することができる。

[0281]

なお、上記第1~第6の実施の形態において、スイッチSW31, SW32, SW33, SW41, SW42, SW51, SW52, SW61, SW62, SW71, SW11, SW12は、例えばCMOSスイッチにより構成されるが、これに限定されず、電界効果トランジスタ、バイポーラトランジスタ等の種々のスイッチング素子により構成することができる。

【産業上の利用可能性】

[0282]

・本発明に係るアナログーデジタル変換回路は、入出力特性の段差エラーを検出することができ、その検出結果に応じてアナログ信号をデジタル信号に変換するアナログーデジタル変換回路等に利用可能である。

【図面の簡単な説明】

[0283]

- 【図1】第1の実施の形態に係る多段パイプライン構成を有するアナログーデジタル 変換回路の構成を示すブロック図である。
 - 【図2】図1のアナログーデジタル変換回路の入出力特性を示す図である。
 - 【図3】図2に示す入出力特性の一部の拡大図である。
 - 【図4】サブA/Dコンバータの内部構成を示す回路図である。
- 【図5】本発明の第2の実施の形態に係る多段パイプライン構成を有するアナログーデジタル変換回路の構成を示すブロック図である。
- 【図6】図5のアナログーデジタル変換回路の入出力特性を示す図である。
- 【図7】サブA/Dコンバータの内部構成を示す回路図である。
- 【図8】本発明の第3の実施の形態に係る多段パイプライン構成を有するアナログー デジタル変換回路の構成を示すブロック図である。
- 【図9】図8のアナログーデジタル変換回路の入出力特性を示す図である。
- 【図10】サブA/Dコンバータの内部構成を示す回路図である。
- 【図11】本発明の第4の実施の形態に係る多段パイプライン構成を有するアナログ ーデジタル変換回路の構成を示すブロック図である。
- 【図12】図11のアナログーデジタル変換回路の通常のA/D変換動作時を説明するためのタイミングチャートである。
- 【図13】図11のアナログーデジタル変換回路の段差エラー検出時の動作を説明するためのタイミングチャートである。
- 【図14】本発明の第5の実施の形態に係る多段パイプライン構成を有するアナログ ーデジタル変換回路の構成を示すブロック図である。
- 【図15】調整ユニットの動作を説明するための模式図である。
- 【図16】図14のアナログーデジタル変換回路の入出力特性を示す図である。
- 【図17】調整ユニットの構成を示す回路図である。
- 【図18】本発明の第6の実施の形態に係る多段パイプライン構成を有するアナログーデジタル変換回路の構成を示すブロック図である。
- 【図19】図18の制御回路の内部構成の一例を示す回路図である。
- 【図20】アナログーデジタル変換回路の1段目の回路3および2段目の回路におけるサブA/Dコンバータの電圧レンジを示す説明図である。
- 【図21】 (a) は1段目の回路の演算増幅器が入力オフセットを有する場合の演算増幅器の出力電圧を示す図であり、(b) は1段目の回路の演算増幅器が入力オフセットを有する場合のアナログーデジタル変換回路の入出力特性を示す図である。
- 【図22】(a)は1段目の回路の演算増幅器がゲインエラーを有する場合の演算増幅器の出力電圧を示す図であり、(b)は1段目の回路の演算増幅器がゲインエラーを有する場合のアナログーデジタル変換回路の入出力特性を示す図である。
- 【図23】2段目の回路のサブA/Dコンバータが冗長レンジを有する場合のアナログーデジタル変換回路1の入出力特性を示す図である。
- 【図24】従来の多段パイプライン構成を有するアナログーデジタル変換回路の構成 を示すブロック図である。
- 【図25】図24の差分増幅回路の一例を示す回路図である。
- 【図26】図25の差分増幅回路の動作を説明するための図である。
- 【図27】図24のアナログーデジタル変換回路の入出力特性を示す図である。
- 【図28】図27の入出力特性のα部の拡大図である。


【符号の説明】

[0284]

- · 1, 1b, 1c, 1d アナログーデジタル変換回路
 - 3 1段目の回路
 - 4 2段目の回路
 - 5 3段目の回路
 - 6 4段目の回路
 - 9, 9a, 9b, 9c サブA/Dコンバータ
 - 10, 10a サブD/Aコンバータ
 - 11 演算増幅器
 - 14 差分增幅回路
 - 16 減算器
 - 17 補正回路
 - 2 5 比較器
 - 26 サンプルホールド回路
 - 30a, 30b, 30c, 30d 段差エラー検出制御回路
 - 91,92 モード切替回路
 - 900~915 コンパレータ
 - Vrefa, Vrefb, Vrefc, Vrefd, Vreff 基準電圧
 - Vin, Vin1, Vin2 アナログ入力信号
 - SW31, SW32, SW33, SW41, SW42, SW51, SW52 スイッチ
 - CDSa 外部入力信号
 - MD1, MD2 テストモード信号
 - OR 正規レンジ
 - eRl, eR2 冗長レンジ


【書類名】図面 ·【図1】 01,00 ラッチ回路 ∞ ß, 補正回路 ラッチ回路 四路回 減算器 出力回路 05,04 6 ラッチ回路 ラッチ回路 ラッチ回路 メモリ 4だット Dout $90 \sim 60$ Vrefa ラッチ回路 ラッチ回路 ラッチ回路 ラッチ回路 \$4 \$ 30 VRT VRB


【図2】




アナログ入力信号Vin

【図3】







出証特2004-3075568




【図6】






アナログ入力信号Vin

【図7】




出証特2004-3075568











アナログ入力信号Vin




出証特2004-3075568

【図11】




【図12】




【図13】

	0 1 1	オフオンオン	オフ オフ オフ	オンオフオン	P AZ/ AMP AZ/ AMP AZ/ AMP AZ/ AMP AZ/ AMP SMP SMP AMP	AMP AZ/ AMP AZ/ AMP AZ/ AMP AZ/ AMP AZ/ AMP AZ/ AMP SMP	生 AZ/ 動作 AZ/ 動作 AZ/ 動作 AZ/ 動作 AZ/ 動作 MIP 動作	定 動作 不定 動作 不定 動作 不定 動作 不定 動作 不定	出力 09~06出力	05~03出力 05~03出力	02~00出力 02~00出力
15 16 17	0	47	47	ナン	AZ/ AMP	AMP AZ/ SMP	AZ/ SMP 動作	動作 不定		出一	02~00出力
T3 T4 T	0	47	47	オン	AMP	AZ/ SMP	動作	不定		05~03出力	
1 12	0	オント	オフ	47	AZ/ AMP A	AMP AZ/ A	AZ/ 動作 &	動作 不定 動	60 ○ 06出力		
-	外部入力信号 (CDSa)	スイッチSW71	スイッチSW11	スイッチSW12	演算増幅器50	演算増幅器11 A	サブA/D変換器9a 🤚	サブD/A変換器10 動			





【図15】

(a)




(b)







【図16】




【図17】




【図18】




【図19】




【図20】




[図21]






【図22】












【図23】




【図24】




【図25】




【図26】



【図27】



【図28】





・【要約】

【課題】 入出力特性の段差エラーを検出することが可能なアナログーデジタル変換回路 を提供することである

【選択図】

図 1



特願2003-318834

出願人履歴情報

識別番号

[000001889]

1. 変更年月日 [変更理由] 住 所 1993年10月20日 住所変更

住 所 大 氏 名 三

大阪府守口市京阪本通2丁目5番5号

三洋電機株式会社